ZHCSQ84E October   2022  – August 2025 AM2631 , AM2631-Q1 , AM2632 , AM2632-Q1 , AM2634 , AM2634-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
    1. 3.1 功能方框图
  5. 4 器件比较
    1. 4.1 相关产品
  6. 5 端子配置和功能
    1. 5.1 引脚图
      1. 5.1.1 ZCZ 引脚图
    2. 5.2 引脚属性
      1.      12
      2.      13
    3. 5.3 信号说明
      1.      15
      2. 5.3.1  ADC
        1.       17
        2.       18
        3.       19
        4.       20
        5.       21
        6. 5.3.1.1 ADC-CMPSS 信号连接
      3. 5.3.2  ADC_CAL
        1.       24
      4. 5.3.3  ADC VREF
        1.       26
      5. 5.3.4  CPSW
        1.       28
        2.       29
        3.       30
        4.       31
        5.       32
        6.       33
        7.       34
      6. 5.3.5  CPTS
        1.       36
      7. 5.3.6  DAC
        1.       38
      8. 5.3.7  仿真和调试
        1.       40
        2.       41
      9. 5.3.8  EPWM
        1.       43
        2.       44
        3.       45
        4.       46
        5.       47
        6.       48
        7.       49
        8.       50
        9.       51
        10.       52
        11.       53
        12.       54
        13.       55
        14.       56
        15.       57
        16.       58
        17.       59
        18.       60
        19.       61
        20.       62
        21.       63
        22.       64
        23.       65
        24.       66
        25.       67
        26.       68
        27.       69
        28.       70
        29.       71
        30.       72
        31.       73
        32.       74
      10. 5.3.9  EQEP
        1.       76
        2.       77
        3.       78
      11. 5.3.10 FSI
        1.       80
        2.       81
        3.       82
        4.       83
        5.       84
        6.       85
        7.       86
        8.       87
      12. 5.3.11 GPIO
        1.       89
      13. 5.3.12 GPMC
        1.       91
      14. 5.3.13 I2C
        1.       93
        2.       94
        3.       95
        4.       96
        5.       97
      15. 5.3.14 LIN
        1.       99
        2.       100
        3.       101
        4.       102
        5.       103
      16. 5.3.15 MCAN
        1.       105
        2.       106
        3.       107
        4.       108
      17. 5.3.16 SPI (MCSPI)
        1.       110
        2.       111
        3.       112
        4.       113
        5.       114
      18. 5.3.17 MMC
        1.       116
      19. 5.3.18 电源
        1.       118
      20. 5.3.19 PRU-ICSS
        1.       120
        2.       121
        3.       122
        4.       123
        5.       124
      21. 5.3.20 QSPI
        1.       126
      22. 5.3.21 保留和无连接
        1.       128
      23. 5.3.22 SDFM
        1.       130
        2.       131
      24. 5.3.23 系统和其他
        1. 5.3.23.1 启动模式配置
          1.        134
        2. 5.3.23.2 计时
          1.        136
          2.        137
          3.        138
        3. 5.3.23.3 系统
          1.        140
        4. 5.3.23.4 VMON
          1.        142
      25. 5.3.24 UART
        1.       144
        2.       145
        3.       146
        4.       147
        5.       148
        6.       149
      26. 5.3.25 XBAR
        1.       151
    4. 5.4 引脚连接要求
  7. 6 规格
    1. 6.1  绝对最大额定值
    2. 6.2  静电放电 (ESD) 扩展汽车等级
    3. 6.3  静电放电 (ESD) 工业等级
    4. 6.4  上电小时数 (POH) 摘要
      1. 6.4.1 汽车温度曲线
    5. 6.5  建议运行条件
    6. 6.6  运行性能点
    7. 6.7  功耗摘要
      1. 6.7.1 功耗 - 最大值
      2. 6.7.2 功耗 - 典型值
      3. 6.7.3 功耗 - 牵引逆变器
    8. 6.8  电气特性
      1. 6.8.1 数字和模拟 IO 电气特性
      2. 6.8.2 模数转换器 (ADC)
      3. 6.8.3 比较器子系统 A (CMPSSA)
      4. 6.8.4 比较器子系统 B (CMPSSB)
      5. 6.8.5 数模转换器 (DAC)
      6. 6.8.6 电源管理单元 (PMU)
      7. 6.8.7 安全比较器
    9. 6.9  一次性可编程 (OTP) 电子保险丝的 VPP 规格
      1. 6.9.1 VPP 规格
      2. 6.9.2 硬件要求
      3. 6.9.3 编程序列
      4. 6.9.4 对硬件保修的影响
    10. 6.10 热阻特性
      1. 6.10.1 封装热特性
    11. 6.11 时序和开关特性
      1. 6.11.1 时序参数和信息
      2. 6.11.2 电源时序
        1. 6.11.2.1 加电和复位时序
          1. 6.11.2.1.1 电源复位时序说明
        2. 6.11.2.2 下电时序
      3. 6.11.3 系统时序
        1. 6.11.3.1 系统时序条件
        2. 6.11.3.2 复位时序
          1. 6.11.3.2.1 PORz 时序要求
          2.        190
          3. 6.11.3.2.2 WARMRSTn 开关特性
          4.        192
          5. 6.11.3.2.3 WARMRSTn 时序要求
          6.        194
        3. 6.11.3.3 安全信号时序
          1. 6.11.3.3.1 SAFETY_ERRORn 开关特性
          2.        197
      4. 6.11.4 时钟规格
        1. 6.11.4.1 输入时钟/振荡器
          1. 6.11.4.1.1 晶体振荡器 (XTAL) 参数
          2. 6.11.4.1.2 外部时钟特性
        2. 6.11.4.2 时钟时序
          1. 6.11.4.2.1 时钟时序要求
          2.        204
          3. 6.11.4.2.2 时钟开关特性
          4.        206
      5. 6.11.5 外设
        1. 6.11.5.1  2 端口千兆位以太网 MAC (CPSW)
          1. 6.11.5.1.1 CPSW MDIO 时序
            1. 6.11.5.1.1.1 CPSW MDIO 时序条件
            2. 6.11.5.1.1.2 CPSW MDIO 时序要求
            3. 6.11.5.1.1.3 CPSW MDIO 开关特性
            4.         213
          2. 6.11.5.1.2 CPSW RMII 时序
            1. 6.11.5.1.2.1 CPSW RMII 时序条件
            2. 6.11.5.1.2.2 CPSW RMII[x]_REFCLK 时序要求 – RMII 模式
            3.         217
            4. 6.11.5.1.2.3 CPSW RMII[x]_RXD[1:0]、RMII[x]_CRS_DV 和 RMII[x]_RXER 时序要求 – RMII 模式
            5.         219
            6. 6.11.5.1.2.4 CPSW RMII[x]_TXD[1:0] 和 RMII[x]_TXEN 开关特性 – RMII 模式
            7.         221
          3. 6.11.5.1.3 CPSW RGMII 时序
            1. 6.11.5.1.3.1 CPSW RGMII 时序条件
            2. 6.11.5.1.3.2 CPSW RGMII[x]_RCLK 时序要求 – RGMII 模式
            3. 6.11.5.1.3.3 CPSW RGMII[x]_RD[3:0] 和 RGMII[x]_RCTL 时序要求
            4.         226
            5. 6.11.5.1.3.4 CPSW RGMII[x]_TCLK 开关特性 – RGMII 模式
            6. 6.11.5.1.3.5 CPSW RGMII[x]_TD[3:0] 和 RGMII[x]_TCTL 开关特性 – RGMII 模式
            7.         229
        2. 6.11.5.2  增强型捕获 (eCAP)
          1. 6.11.5.2.1 ECAP 时序条件
          2. 6.11.5.2.2 ECAP 时序要求
          3.        233
          4. 6.11.5.2.3 ECAP 开关特性
          5.        235
        3. 6.11.5.3  增强型脉宽调制 (ePWM)
          1. 6.11.5.3.1 EPWM 时序条件
          2. 6.11.5.3.2 EPWM 时序要求
          3.        239
          4. 6.11.5.3.3 EPWM 开关特性
          5.        241
          6.        EPWM 特性
        4. 6.11.5.4  增强型正交编码器脉冲 (eQEP)
          1. 6.11.5.4.1 EQEP 时序条件
          2. 6.11.5.4.2 EQEP 时序要求
          3.        246
          4. 6.11.5.4.3 EQEP 开关特性
        5. 6.11.5.5  快速串行接口 (FSI)
          1. 6.11.5.5.1 FSI 时序条件
          2. 6.11.5.5.2 FSIRX 时序要求
          3.        251
          4. 6.11.5.5.3 FSIRX 开关特性
          5. 6.11.5.5.4 FSITX 开关特性
          6.        254
          7. 6.11.5.5.5 FSITX SPI 信令模式开关特性
          8.        256
        6. 6.11.5.6  通用输入/输出 (GPIO)
          1. 6.11.5.6.1 GPIO 时序条件
          2. 6.11.5.6.2 GPIO 时序要求
          3. 6.11.5.6.3 GPIO 开关特性
        7. 6.11.5.7  通用存储器控制器 (GPMC)
          1. 6.11.5.7.1 GPMC 时序条件
          2. 6.11.5.7.2 GPMC/NOR 闪存时序要求 – 同步模式 100MHz
          3. 6.11.5.7.3 GPMC/NOR 闪存开关特征 – 同步模式 100MHz
          4.        265
          5. 6.11.5.7.4 GPMC/NOR 闪存时序要求 – 异步模式 100MHz
          6. 6.11.5.7.5 GPMC/NOR 闪存开关特征 – 异步模式 100MHz
          7.        268
          8. 6.11.5.7.6 GPMC/NAND 闪存时序要求 – 异步模式 100MHz
          9. 6.11.5.7.7 GPMC/NAND 闪存开关特征 – 异步模式 100MHz
          10.        271
        8. 6.11.5.8  内部集成电路 (I2C)
          1. 6.11.5.8.1 I2C
        9. 6.11.5.9  本地互连网络 (LIN)
          1. 6.11.5.9.1 LIN 时序条件
          2. 6.11.5.9.2 LIN 时序要求
          3. 6.11.5.9.3 LIN 开关特性
        10. 6.11.5.10 模块化控制器局域网 (MCAN)
          1. 6.11.5.10.1 MCAN 时序条件
          2. 6.11.5.10.2 MCAN 开关特性
        11. 6.11.5.11 串行外设接口 (SPI)
          1. 6.11.5.11.1 SPI 时序条件
          2. 6.11.5.11.2 SPI 控制器模式时序要求
          3.        284
          4. 6.11.5.11.3 SPI 控制器模式开关特性（时钟相位 = 0）
          5.        286
          6. 6.11.5.11.4 SPI 外设模式时序要求
          7.        288
          8. 6.11.5.11.5 SPI 外设模式开关特性
          9.        290
        12. 6.11.5.12 多媒体卡/安全数字 (MMCSD)
          1. 6.11.5.12.1 MMC 时序条件
          2. 6.11.5.12.2 MMC 时序要求 - SD 卡默认速度模式
          3.        294
          4. 6.11.5.12.3 MMC 开关特性 - SD 卡默认速度模式
          5.        296
          6. 6.11.5.12.4 MMC 时序要求 - SD 卡高速模式
          7.        298
          8. 6.11.5.12.5 MMC 开关特性 - SD 卡高速模式
          9.        300
        13. 6.11.5.13 四线串行外设接口 (QSPI)
          1. 6.11.5.13.1 QSPI 时序条件
          2. 6.11.5.13.2 QSPI 时序要求
          3.        304
          4. 6.11.5.13.3 QSPI 开关特性
          5.        306
        14. 6.11.5.14 可编程实时单元和工业用通信子系统 (PRU-ICSS)
          1. 6.11.5.14.1 PRU-ICSS 可编程实时单元 (PRU)
            1. 6.11.5.14.1.1 PRU-ICSS PRU 时序条件
            2. 6.11.5.14.1.2 PRU-ICSS PRU 开关特性 - 直接输出模式
            3.         311
            4. 6.11.5.14.1.3 PRU-ICSS PRU 时序要求 - 并行采集模式
            5.         313
            6. 6.11.5.14.1.4 PRU-ICSS PRU 时序要求 - 移入模式
            7.         315
            8. 6.11.5.14.1.5 PRU-ICSS PRU 开关特性 - 移出模式
            9.         317
          2. 6.11.5.14.2 PRU-ICSS PRU Σ-Δ 和外设接口
            1. 6.11.5.14.2.1 PRU-ICSS PRU Σ-Δ 和外设接口时序条件
            2. 6.11.5.14.2.2 PRU-ICSS PRU 时序要求 - Σ-Δ 模式
            3.         321
            4. 6.11.5.14.2.3 PRU-ICSS PRU 时序要求 - 外设接口模式
            5.         323
            6. 6.11.5.14.2.4 PRU-ICSS PRU 开关特性 - 外设接口模式
            7.         325
          3. 6.11.5.14.3 PRU-ICSS 脉宽调制 (PWM)
            1. 6.11.5.14.3.1 PRU-ICSS PWM 时序条件
            2. 6.11.5.14.3.2 PRU-ICSS PWM 开关特性
            3.         329
          4. 6.11.5.14.4 PRU-ICSS 工业以太网外设 (IEP)
            1. 6.11.5.14.4.1 PRU-ICSS IEP 时序条件
            2. 6.11.5.14.4.2 PRU-ICSS IEP 时序要求- 通过 SYNCx 验证输入
            3.         333
            4. 6.11.5.14.4.3 PRU-ICSS IEP 时序要求 - 数字 IO
            5.         335
            6. 6.11.5.14.4.4 PRU-ICSS IEP 时序要求 - LATCHx_IN
            7.         337
          5. 6.11.5.14.5 PRU-ICSS 通用异步接收器/发送器 (UART)
            1. 6.11.5.14.5.1 PRU-ICSS UART 时序条件
            2. 6.11.5.14.5.2 PRU-ICSS UART 时序要求
            3. 6.11.5.14.5.3 PRU-ICSS UART 开关特性
            4.         342
          6. 6.11.5.14.6 PRU-ICSS 增强型捕获外设 (ECAP)
            1. 6.11.5.14.6.1 PRU-ICSS ECAP 时序条件
            2. 6.11.5.14.6.2 PRU-ICSS ECAP 时序要求
            3.         346
            4. 6.11.5.14.6.3 PRU-ICSS ECAP 开关特性
            5.         348
          7. 6.11.5.14.7 PRU-ICSS MDIO 和 MII
            1. 6.11.5.14.7.1 PRU-ICSS MDIO 时序
              1. 6.11.5.14.7.1.1 PRU-ICSS MDIO 时序条件
              2. 6.11.5.14.7.1.2 PRU-ICSS MDIO 时序要求
              3. 6.11.5.14.7.1.3 PRU-ICSS MDIO 开关特性
              4.          354
            2. 6.11.5.14.7.2 PRU-ICSS MII 时序
              1. 6.11.5.14.7.2.1 PRU-ICSS MII 时序条件
              2. 6.11.5.14.7.2.2 PRU-ICSS MII 时序要求 - MII[x]_RX_CLK
              3.          358
              4. 6.11.5.14.7.2.3 PRU-ICSS MII 时序要求 – MII[x]_RXD[3:0]、MII[x]_RX_DV 和 MII[x]_RX_ER
              5.          360
              6. 6.11.5.14.7.2.4 PRU-ICSS MII 开关特性 - MII[x]_TX_CLK
              7.          362
              8. 6.11.5.14.7.2.5 PRU-ICSS MII 开关特性 - MII[x]_TXD[3:0] 和 MII[x]_TXEN
              9.          364
        15. 6.11.5.15 Σ-Δ 滤波器模块 (SDFM)
          1. 6.11.5.15.1 SDFM 时序条件
          2. 6.11.5.15.2 SDFM 开关特性
        16. 6.11.5.16 通用异步收发器 (UART)
          1. 6.11.5.16.1 UART 时序条件
          2. 6.11.5.16.2 UART 时序要求
          3. 6.11.5.16.3 UART 开关特性
          4.        372
      6. 6.11.6 仿真和调试
        1. 6.11.6.1 JTAG
          1. 6.11.6.1.1 JTAG 时序条件
          2. 6.11.6.1.2 JTAG 时序要求
          3. 6.11.6.1.3 JTAG 开关特性
          4.        378
        2. 6.11.6.2 迹线
          1. 6.11.6.2.1 调试布线时序条件
          2. 6.11.6.2.2 调试布线开关特性
          3.        382
    12. 6.12 去耦电容器要求
      1. 6.12.1 去耦电容器要求
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 处理器子系统
      1. 7.2.1 Arm Cortex-R5F 子系统
  9. 8 应用、实施和布局
    1. 8.1 器件连接和布局基本准则
      1. 8.1.1 外部振荡器
      2. 8.1.2 JTAG、仿真和跟踪
      3. 8.1.3 硬件设计指南
  10. 9 器件和文档支持
    1. 9.1 器件命名规则
      1. 9.1.1 标准封装编号法
      2. 9.1.2 器件命名约定
    2. 9.2 工具与软件
    3. 9.3 文档支持
    4. 9.4 支持资源
    5. 9.5 商标
    6. 9.6 静电放电警告
    7. 9.7 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息

封装选项

请参考 PDF 数据表获取器件具体的封装图。

机械数据 (封装 | 引脚)
  • ZCZ|324
散热焊盘机械数据 (封装 | 引脚)
订购信息

表 5-65 GPMC0 信号说明
信号名称 [1] 引脚类型 [2] 说明 [3] ZCZ 引脚 [4]
GPMC0_ADVn_ALE O GPMC 地址有效（低电平有效）或地址锁存使能 B15
GPMC0_CLK (2) IO GPMC 时钟 F17
GPMC0_CLKLB (1) IO GPMC 时钟环回 H1
GPMC0_DIR O GPMC 数据总线信号方向控制 G17
GPMC0_OEn_REn O GPMC 输出使能（低电平有效）或读取使能（低电平有效） F15、J1
GPMC0_WEn O GPMC 写入使能（低电平有效） D18、K2
GPMC0_WPn O GPMC 闪存写保护（低电平有效） G15
GPMC0_A0 O GPMC 地址 0 输出。仅用于有效寻址 8 位数据非多路复用存储器 K16
GPMC0_A1 O A/D 非多路复用模式下为 GPMC 地址 1 输出，A/D 多路复用模式下为地址 17 K17
GPMC0_A2 O A/D 非多路复用模式下为 GPMC 地址 2 输出，A/D 多路复用模式下为地址 18 K18
GPMC0_A3 O A/D 非多路复用模式下为 GPMC 地址 3 输出，A/D 多路复用模式下为地址 19 J18
GPMC0_A4 O A/D 非多路复用模式下为 GPMC 地址 4 输出，A/D 多路复用模式下为地址 20 J17
GPMC0_A5 O A/D 非多路复用模式下为 GPMC 地址 5 输出，A/D 多路复用模式下为地址 21 H18
GPMC0_A6 O A/D 非多路复用模式下为 GPMC 地址 6 输出，A/D 多路复用模式下为地址 22 L16
GPMC0_A7 O A/D 非多路复用模式下为 GPMC 地址 7 输出，A/D 多路复用模式下为地址 23 M16
GPMC0_A8 O A/D 非多路复用模式下为 GPMC 地址 8 输出，A/D 多路复用模式下为地址 24 M15
GPMC0_A9 O A/D 非多路复用模式下为 GPMC 地址 9 输出，A/D 多路复用模式下为地址 25 H17
GPMC0_A10 O A/D 非多路复用模式下为 GPMC 地址 10 输出，A/D 多路复用模式下为地址 26 H16
GPMC0_A11 O A/D 非多路复用模式下为 GPMC 地址 11 输出，A/D 多路复用模式下未使用 E16
GPMC0_A12 O A/D 非多路复用模式下为 GPMC 地址 12 输出，A/D 多路复用模式下未使用 F16
GPMC0_A13 O A/D 非多路复用模式下为 GPMC 地址 13 输出，A/D 多路复用模式下未使用 F18
GPMC0_A14 O A/D 非多路复用模式下为 GPMC 地址 14 输出，A/D 多路复用模式下未使用 G16
GPMC0_A15 O A/D 非多路复用模式下为 GPMC 地址 15 输出，A/D 多路复用模式下未使用 E17
GPMC0_A16 O A/D 非多路复用模式下为 GPMC 地址 16 输出，A/D 多路复用模式下未使用 E18
GPMC0_A17 O A/D 非多路复用模式下为 GPMC 地址 17 输出，A/D 多路复用模式下未使用 C16
GPMC0_A18 O A/D 非多路复用模式下为 GPMC 地址 18 输出，A/D 多路复用模式下未使用 A17
GPMC0_A19 O A/D 非多路复用模式下为 GPMC 地址 19 输出，A/D 多路复用模式下未使用 B18
GPMC0_A20 O A/D 非多路复用模式下为 GPMC 地址 20 输出，A/D 多路复用模式下未使用 B17
GPMC0_A21 O A/D 非多路复用模式下为 GPMC 地址 21 输出，A/D 多路复用模式下未使用 D16
GPMC0_AD0 IO A/D 非多路复用模式下为 GPMC 数据 0 输入/输出，A/D 多路复用模式下为附加的地址 1 输出 K4
GPMC0_AD1 IO A/D 非多路复用模式下为 GPMC 数据 1 输入/输出，A/D 多路复用模式下为附加的地址 2 输出 K3
GPMC0_AD2 IO A/D 非多路复用模式下为 GPMC 数据 2 输入/输出，A/D 多路复用模式下为附加的地址 3 输出 V17
GPMC0_AD3 IO A/D 非多路复用模式下为 GPMC 数据 3 输入/输出，A/D 多路复用模式下为附加的地址 4 输出 T16
GPMC0_AD4 IO A/D 非多路复用模式下为 GPMC 数据 4 输入/输出，A/D 多路复用模式下为附加的地址 5 输出 P15
GPMC0_AD5 IO A/D 非多路复用模式下为 GPMC 数据 5 输入/输出，A/D 多路复用模式下为附加的地址 6 输出 R16
GPMC0_AD6 IO A/D 非多路复用模式下为 GPMC 数据 6 输入/输出，A/D 多路复用模式下为附加的地址 7 输出 L3
GPMC0_AD7 IO A/D 非多路复用模式下为 GPMC 数据 7 输入/输出，A/D 多路复用模式下为附加的地址 8 输出 M3
GPMC0_AD8 IO A/D 非多路复用模式下为 GPMC 数据 8 输入/输出，A/D 多路复用模式下为附加的地址 9 输出 B6
GPMC0_AD9 IO A/D 非多路复用模式下为 GPMC 数据 9 输入/输出，A/D 多路复用模式下为附加的地址 10 输出 A4
GPMC0_AD10 IO A/D 非多路复用模式下为 GPMC 数据 10 输入/输出，A/D 多路复用模式下为附加的地址 11 输出 B5
GPMC0_AD11 IO A/D 非多路复用模式下为 GPMC 数据 11 输入/输出，A/D 多路复用模式下为附加的地址 12 输出 B4
GPMC0_AD12 IO A/D 非多路复用模式下为 GPMC 数据 12 输入/输出，A/D 多路复用模式下为附加的地址 13 输出 A3
GPMC0_AD13 IO A/D 非多路复用模式下为 GPMC 数据 13 输入/输出，A/D 多路复用模式下为附加的地址 14 输出 A2
GPMC0_AD14 IO A/D 非多路复用模式下为 GPMC 数据 14 输入/输出，A/D 多路复用模式下为附加的地址 15 输出 C6
GPMC0_AD15 IO A/D 非多路复用模式下为 GPMC 数据 15 输入/输出，A/D 多路复用模式下为附加的地址 16 输出 A5
GPMC0_BE0n_CLE O GPMC 低位字节使能（低电平有效）或命令锁存使能 C18
GPMC0_BE1n O GPMC 高位字节使能（低电平有效） D17
GPMC0_CSn0 O GPMC 片选 0（低电平有效） C17、J4
GPMC0_CSn1 O GPMC 片选 1（低电平有效） K15
GPMC0_CSn2 O GPMC 片选 2（低电平有效） L17
GPMC0_CSn3 O GPMC 片选 3（低电平有效） L18
GPMC0_WAIT0 I GPMC 外部等待指示 G18
GPMC0_WAIT1 I GPMC 外部等待指示 C15
(1) GPMC0_CLKLB 是一个在内部用于重定时的时钟环回信号。
(2) 当 GPMC0 在同步模式下运行时，MSS_IOMUX:PR0_PRU0_GPO9_CFG_REG 寄存器的 RXACTIVE 位必须设置为 0x1，MSS_IOMUX:PR0_PRU0_GPO9_CFG_REG 寄存器的 TX_DIS 位必须复位为 0x0。