ZHCSQ84 数据表 | 德州仪器 TI.com.cn

ZHCSQ84E October 2022 – August 2025 AM2631 , AM2631-Q1 , AM2632 , AM2632-Q1 , AM2634 , AM2634-Q1

PRODUCTION DATA

1
1 特性
2 应用
3 说明
1. 3.1 功能方框图
4 器件比较
1. 4.1 相关产品
5 端子配置和功能
1. 5.1 引脚图
  1. 5.1.1 ZCZ 引脚图
2. 5.2 引脚属性
  1. 12
  2. 13
3. 5.3 信号说明
  1. 15
  2. 5.3.1 ADC
    1. 17
    2. 18
    3. 19
    4. 20
    5. 21
    6. 5.3.1.1 ADC-CMPSS 信号连接
  3. 5.3.2 ADC_CAL
    1. 24
  4. 5.3.3 ADC VREF
    1. 26
  5. 5.3.4 CPSW
    1. 28
    2. 29
    3. 30
    4. 31
    5. 32
    6. 33
    7. 34
  6. 5.3.5 CPTS
    1. 36
  7. 5.3.6 DAC
    1. 38
  8. 5.3.7 仿真和调试
    1. 40
    2. 41
  9. 5.3.8 EPWM
    1. 43
    2. 44
    3. 45
    4. 46
    5. 47
    6. 48
    7. 49
    8. 50
    9. 51
    10. 52
    11. 53
    12. 54
    13. 55
    14. 56
    15. 57
    16. 58
    17. 59
    18. 60
    19. 61
    20. 62
    21. 63
    22. 64
    23. 65
    24. 66
    25. 67
    26. 68
    27. 69
    28. 70
    29. 71
    30. 72
    31. 73
    32. 74
  10. 5.3.9 EQEP
    1. 76
    2. 77
    3. 78
  11. 5.3.10 FSI
    1. 80
    2. 81
    3. 82
    4. 83
    5. 84
    6. 85
    7. 86
    8. 87
  12. 5.3.11 GPIO
    1. 89
  13. 5.3.12 GPMC
    1. 91
  14. 5.3.13 I2C
    1. 93
    2. 94
    3. 95
    4. 96
    5. 97
  15. 5.3.14 LIN
    1. 99
    2. 100
    3. 101
    4. 102
    5. 103
  16. 5.3.15 MCAN
    1. 105
    2. 106
    3. 107
    4. 108
  17. 5.3.16 SPI (MCSPI)
    1. 110
    2. 111
    3. 112
    4. 113
    5. 114
  18. 5.3.17 MMC
    1. 116
  19. 5.3.18 电源
    1. 118
  20. 5.3.19 PRU-ICSS
    1. 120
    2. 121
    3. 122
    4. 123
    5. 124
  21. 5.3.20 QSPI
    1. 126
  22. 5.3.21 保留和无连接
    1. 128
  23. 5.3.22 SDFM
    1. 130
    2. 131
  24. 5.3.23 系统和其他
    1. 5.3.23.1 启动模式配置
      1. 134
    2. 5.3.23.2 计时
      1. 136
      2. 137
      3. 138
    3. 5.3.23.3 系统
      1. 140
    4. 5.3.23.4 VMON
      1. 142
  25. 5.3.24 UART
    1. 144
    2. 145
    3. 146
    4. 147
    5. 148
    6. 149
  26. 5.3.25 XBAR
    1. 151
4. 5.4 引脚连接要求
6 规格
7 详细说明
1. 7.1 概述
2. 7.2 处理器子系统
  1. 7.2.1 Arm Cortex-R5F 子系统
8 应用、实施和布局
1. 8.1 器件连接和布局基本准则
9 器件和文档支持
10修订历史记录
11机械、封装和可订购信息

封装选项

请参考 PDF 数据表获取器件具体的封装图。

机械数据 (封装 | 引脚)

ZCZ|324

散热焊盘机械数据 (封装 | 引脚)

订购信息

6.11.5.7.3 GPMC/NOR 闪存开关特征 – 同步模式 100MHz

⁽¹⁸⁾⁽¹⁹⁾⁽²⁰⁾

编号	参数	说明	模式	最小值	最大值	单位
F0	t_c(clk)	时钟周期，GPMC0_CLK，GPMC0_FCLK_MUX		10⁽²¹⁾		ns
F1	t_w(clk)	标准脉冲持续时间，GPMC0_CLK 高电平或低电平		0.475P⁽¹⁶⁾ – 0.3⁽²¹⁾		ns
F2	t_d(clkH-csnV)	延迟时间，GPMC0_CLK 上升沿到 GPMC0_CSn[x]⁽¹⁵⁾ 转换		F⁽⁶⁾ – 2.2⁽²¹⁾	F⁽⁶⁾+3.75	ns
F3	t_{d(clkH-csnIV)}	延迟时间，GPMC0_CLK 上升沿到 GPMC0_CSn[x]⁽¹⁵⁾ 无效		E⁽⁵⁾ – 2.2	E⁽⁵⁾+3.18	ns
F4	t_d(aV-clk)	延迟时间，GPMC0_A[27:1] 有效至 GPMC0_CLK 第一个边沿		B⁽²⁾ – 2.3⁽²¹⁾	B⁽²⁾ + 4.5	ns
F5	t_d(clkH-aIV)	延迟时间，GPMC0_CLK 上升沿到 GPMC0_A[27:1] 有效		-2.3⁽²¹⁾	4.5	ns
F6	t_{d(be[x]nV-clk)}	延迟时间，GPMC0_BE0n_CLE、GPMC0_BE1n 有效至 GPMC0_CLK 第一个边沿		B⁽²⁾ – 2.3⁽²¹⁾	B⁽²⁾ + 1.9	ns
F7	t_{d(clkH-be[x]nIV)}	延迟时间，GPMC0_CLK 上升沿到 GPMC0_BE0n_CLE、GPMC0_BE1n 无效⁽¹²⁾		D⁽⁴⁾ – 2.3⁽²¹⁾	D⁽⁴⁾ + 1.9	ns
F7	t_{d(clkL-be[x]nIV)}	延迟时间，GPMC0_CLK 下降沿到 GPMC0_BE0n_CLE、GPMC0_BE1n 无效⁽¹³⁾		D⁽⁴⁾ – 2.3⁽²¹⁾	D⁽⁴⁾ + 1.9	ns
F7	t_{d(clkL-be[x]nIV)}	延迟时间，GPMC0_CLK 下降沿到 GPMC0_BE0n_CLE、GPMC0_BE1n 无效⁽¹⁴⁾		D⁽⁴⁾ – 2.3⁽²¹⁾	D⁽⁴⁾ + 1.9	ns
F8	t_d(clkH-advn)	延迟时间，GPMC0_CLK 上升沿到 GPMC0_ADVn_ALE 转换		G⁽⁷⁾⁽⁸⁾ – 2.3⁽²¹⁾	G⁽⁷⁾⁽⁸⁾ + 4.5	ns
F9	t_{d(clkH-advnIV)}	延迟时间，GPMC0_CLK 上升沿到 GPMC0_ADVn_ALE 无效		D⁽⁴⁾ – 2.3⁽²¹⁾	D⁽⁴⁾ + 4.5	ns
F10	t_d(clkH-oen)	延迟时间，GPMC0_CLK 上升沿到 GPMC0_OEn_REn 转换		H⁽⁹⁾ – 2.3⁽²¹⁾	H⁽⁹⁾ + 3.5	ns
F11	t_{d(clkH-oenIV)}	延迟时间，GPMC0_CLK 上升沿到 GPMC0_OEn_REn 无效		H⁽⁹⁾ – 2.3⁽²¹⁾	H⁽⁹⁾ + 3.5	ns
F14	t_d(clkH-wen)	延迟时间，GPMC0_CLK 上升沿到 GPMC0_WEn 转换		I⁽¹⁰⁾ – 2.3⁽²¹⁾	I⁽¹⁰⁾ + 4.5	ns
F15	t_d(clkH-do)	延迟时间，GPMC0_CLK 上升沿到 GPMC0_AD[31:0] 转换⁽¹²⁾		J⁽¹¹⁾ – 2.3⁽²¹⁾	J⁽¹¹⁾ + 2.7	ns
F15	t_d(clkL-do)	延迟时间，GPMC0_CLK 下降沿到 GPMC0_AD[31:0] 数据总线转换⁽¹³⁾		J⁽¹¹⁾ – 2.3⁽²¹⁾	J⁽¹¹⁾ + 2.7	ns
F15	t_d(clkL-do)	延迟时间，GPMC0_CLK 下降沿到 GPMC0_AD[31:0] 数据总线转换⁽¹⁴⁾		J⁽¹¹⁾ – 2.3⁽²¹⁾	J⁽¹¹⁾ + 2.7	ns
F17	t_{d(clkH-be[x]n)}	延迟时间，GPMC0_CLK 上升沿到 GPMC0_BE0n_CLE 转换⁽¹²⁾		J⁽¹¹⁾ – 2.3⁽²¹⁾	J⁽¹¹⁾ + 1.9	ns
F17	t_{d(clkL-be[x]n)}	延迟时间，GPMC0_CLK 下降沿到 GPMC0_BE0n_CLE、GPMC0_BE1n 转换⁽¹³⁾		J⁽¹¹⁾ – 2.3⁽²¹⁾	J⁽¹¹⁾ + 1.9	ns
F17	t_{d(clkL-be[x]n)}	延迟时间，GPMC0_CLK 下降沿到 GPMC0_BE0n_CLE、GPMC0_BE1n 转换⁽¹⁴⁾		J⁽¹¹⁾ – 2.3⁽²¹⁾	J⁽¹¹⁾ + 1.9	ns
F18	t_w(csnV)	脉冲持续时间，GPMC0_CSn[x]⁽¹⁵⁾ 低电平	读取	A⁽¹⁾		ns
F18	t_w(csnV)	脉冲持续时间，GPMC0_CSn[x]⁽¹⁵⁾ 低电平	写入	A⁽¹⁾		ns
F19	t_w(be[x]nV)	脉冲持续时间，GPMC0_BE0n_CLE、GPMC0_BE1n 低电平	读取	C⁽³⁾		ns
F19	t_w(be[x]nV)	脉冲持续时间，GPMC0_BE0n_CLE、GPMC0_BE1n 低电平	写入	C⁽³⁾		ns
F20	t_w(advnV)	脉冲持续时间，GPMC0_ADVn_ALE 低电平	读取	K⁽¹⁷⁾		ns
F20	t_w(advnV)	脉冲持续时间，GPMC0_ADVn_ALE 低电平	写入	K⁽¹⁷⁾		ns

(1) 对于单次读取：A = (CSRdOffTime - CSOnTime) × (TimeParaGranularity + 1) × GPMC_FCLK(17)
对于突发读取：A = (CSRdOffTime - CSOnTime + (n - 1) × PageBurstAccessTime) × (TimeParaGranularity + 1) × GPMC_FCLK(17)
对于突发写入：A = (CSWrOffTime - CSOnTime + (n - 1) × PageBurstAccessTime) × (TimeParaGranularity + 1) × GPMC_FCLK(17)
n 是页面突发访问编号。

(2) B = ClkActivationTime × GPMC_FCLK(17)

(3) 对于单次读取：C = RdCycleTime × (TimeParaGranularity + 1) × GPMC_FCLK(17)
对于突发读取：C = (RdCycleTime + (n - 1) × PageBurstAccessTime) × (TimeParaGranularity + 1) × GPMC_FCLK(17)
对于突发写入：C = (WrCycleTime + (n - 1) × PageBurstAccessTime) × (TimeParaGranularity + 1) × GPMC_FCLK(17)
n 是页面突发访问编号。

(4) 对于单次读取：D = (RdCycleTime - AccessTime) × (TimeParaGranularity + 1) × GPMC_FCLK(17)
对于突发读取：D = (RdCycleTime - AccessTime) × (TimeParaGranularity + 1) × GPMC_FCLK(17)
对于突发写入：D = (WrCycleTime - AccessTime) × (TimeParaGranularity + 1) × GPMC_FCLK(17)

(5) 对于单次读取：E = (CSRdOffTime - AccessTime) × (TimeParaGranularity + 1) × GPMC_FCLK(17)
对于突发读取：E = (CSRdOffTime - AccessTime) × (TimeParaGranularity + 1) × GPMC_FCLK(17)
对于突发写入：E = (CSWrOffTime - AccessTime) × (TimeParaGranularity + 1) × GPMC_FCLK(17)

(6) 对于 csn 下降沿（CS 激活）：
– 当 GpmcFCLKDivider = 0：
– F = 0.5 × CSExtraDelay × GPMC_FCLK(17)
– 当 GpmcFCLKDivider = 1：
– 当（ClkActivationTime 和 CSOnTime 为奇数）或（ClkActivationTime 和 CSOnTime 为偶数），F = 0.5 × CSExtraDelay × GPMC_FCLK(17)
– 否则，F = (1 + 0.5 × CSExtraDelay) × GPMC_FCLK(17)
– 当 GpmcFCLKDivider = 2：
– 当（(CSOnTime - ClkActivationTime) 是 3 的倍数），F = 0.5 × CSExtraDelay × GPMC_FCLK(17)
– 当（(CSOnTime - ClkActivationTime - 1) 是 3 的倍数），F = (1 + 0.5 × CSExtraDelay) × GPMC_FCLK(17)
– 当（(CSOnTime - ClkActivationTime - 2) 是 3 的倍数），F = (2 + 0.5 × CSExtraDelay) × GPMC_FCLK(17)

(7) 对于 ADV 下降沿（ADV 激活）：
– 当 GpmcFCLKDivider = 0：
– G = 0.5 × ADVExtraDelay × GPMC_FCLK(17)
– 当 GpmcFCLKDivider = 1：
– 当（ClkActivationTime 和 ADVOnTime 为奇数）或（ClkActivationTime 和 ADVOnTime为偶数），G = 0.5 × ADVExtraDelay × GPMC_FCLK(17)
– 否则，G = (1 + 0.5 × ADVExtraDelay) × GPMC_FCLK(17)
– 当 GpmcFCLKDivider = 2：
– 当（(ADVOnTime - ClkActivationTime) 是 3 的倍数），G = 0.5 × ADVExtraDelay × GPMC_FCLK(17)
– 当（(ADVOnTime - ClkActivationTime - 1) 是 3 的倍数），G = (1 + 0.5 × ADVExtraDelay) × GPMC_FCLK(17)
– 当（(ADVOnTime - ClkActivationTime - 2) 是 3 的倍数），G = (2 + 0.5 × ADVExtraDelay) × GPMC_FCLK(17)
对于读取模式下的 ADV 上升沿（ADV 停用）：
– 当 GpmcFCLKDivider = 0：
– G = 0.5 × ADVExtraDelay × GPMC_FCLK(17)
– 当 GpmcFCLKDivider = 1：
– 当（ClkActivationTime 和 ADVRdOffTime 为奇数）或（ClkActivationTime 和 ADVRdOffTime 为偶数），G = 0.5 × ADVExtraDelay × GPMC_FCLK(17)，
– 否则，G = (1 + 0.5 × ADVExtraDelay) × GPMC_FCLK(17)
– 当 GpmcFCLKDivider = 2：
– 当（(ADVRdOffTime - ClkActivationTime) 是 3 的倍数），G = 0.5 × ADVExtraDelay × GPMC_FCLK(17)
– 当（(ADVRdOffTime - ClkActivationTime - 1) 是 3 的倍数），G = (1 + 0.5 × ADVExtraDelay) × GPMC_FCLK(17)
– 当（(ADVRdOffTime - ClkActivationTime - 2) 是 3 的倍数），G = (2 + 0.5 × ADVExtraDelay) × GPMC_FCLK(17)

(8) 对于写入模式下的 ADV 上升沿（ADV 停用）：
– 当 GpmcFCLKDivider = 0：
– G = 0.5 × ADVExtraDelay × GPMC_FCLK(17)
– 当 GpmcFCLKDivider = 1：
– 当（ClkActivationTime 和 ADVWrOffTime 为奇数）或（ClkActivationTime 和 ADVWrOffTime 为偶数），G = 0.5 × ADVExtraDelay × GPMC_FCLK(17)
– 否则，G = (1 + 0.5 × ADVExtraDelay) × GPMC_FCLK(17)
– 当 GpmcFCLKDivider = 2：
– 当（(ADVWrOffTime - ClkActivationTime) 是 3 的倍数），G = 0.5 × ADVExtraDelay × GPMC_FCLK(17)
– 当（(ADVWrOffTime - ClkActivationTime - 1) 是 3 的倍数），G = (1 + 0.5 × ADVExtraDelay) × GPMC_FCLK(17)
– 当（(ADVWrOffTime - ClkActivationTime - 2) 是 3 的倍数），G = (2 + 0.5 × ADVExtraDelay) × GPMC_FCLK(17)

(9) 对于 OE 下降沿（OE 激活）和 IO DIR 上升沿（数据总线输入方向）：
– 当 GpmcFCLKDivider = 0：
– H = 0.5 × OEExtraDelay × GPMC_FCLK(17)
– 当 GpmcFCLKDivider = 1：
– 当（ClkActivationTime 和 OEOnTime 为奇数）或（ClkActivationTime 和 OEOnTime 为偶数），H = 0.5 × OEExtraDelay × GPMC_FCLK(17)
– 否则，H = (1 + 0.5 × OEExtraDelay) × GPMC_FCLK(17)
– 当 GpmcFCLKDivider = 2：
– 当（(OEOnTime - ClkActivationTime) 是 3 的倍数），H = 0.5 × OEExtraDelay × GPMC_FCLK(17)
– 当（(OEOnTime - ClkActivationTime - 1) 是 3 的倍数），H = (1 + 0.5 × OEExtraDelay) × GPMC_FCLK(17)
– 当（(OEOnTime - ClkActivationTime - 2) 是 3 的倍数），H = (2 + 0.5 × OEExtraDelay) × GPMC_FCLK(17)
对于 OE 上升沿（OE 停用）：
– 当 GpmcFCLKDivider = 0：
– H = 0.5 × OEExtraDelay × GPMC_FCLK(17)
– 当 GpmcFCLKDivider = 1：
– 当（ClkActivationTime 和 OEOffTime 为奇数）或（ClkActivationTime 和 OEOffTime 为偶数），H = 0.5 × OEExtraDelay × GPMC_FCLK(17)
– 否则，H = (1 + 0.5 × OEExtraDelay) × GPMC_FCLK(17)
– 当 GpmcFCLKDivider = 2：
– 当（(OEOffTime - ClkActivationTime) 是 3 的倍数），H = 0.5 × OEExtraDelay × GPMC_FCLK(17)
– 当（(OEOffTime - ClkActivationTime - 1) 是 3 的倍数），H = (1 + 0.5 × OEExtraDelay) × GPMC_FCLK(17)
– 当（(OEOffTime - ClkActivationTime - 2) 是 3 的倍数），H = (2 + 0.5 × OEExtraDelay) × GPMC_FCLK(17)

(10) 对于 WE 下降沿（WE 激活）：
– 当 GpmcFCLKDivider = 0：
– I = 0.5 × WEExtraDelay × GPMC_FCLK(17)
– 当 GpmcFCLKDivider = 1：
– 当（ClkActivationTime 和 WEOnTime 为奇数）或（ClkActivationTime 和 WEOnTime 为偶数），I = 0.5 × WEExtraDelay × GPMC_FCLK(17)
– 否则，I = (1 + 0.5 × WEExtraDelay) × GPMC_FCLK(17)
– 当 GpmcFCLKDivider = 2：
当（(WEOnTime - ClkActivationTime) 是 3 的倍数），I = 0.5 × WEExtraDelay × GPMC_FCLK(17)
– 当（(WEOnTime - ClkActivationTime - 1) 是 3 的倍数），I = (1 + 0.5 × WEExtraDelay) × GPMC_FCLK(17)
– 当（(WEOnTime - ClkActivationTime - 2) 是 3 的倍数），I = (2 + 0.5 × WEExtraDelay) × GPMC_FCLK(17)
对于 WE 上升沿（WE 停用）：
– 当 GpmcFCLKDivider = 0：
– I = 0.5 × WEExtraDelay × GPMC_FCLK(17)
– 当 GpmcFCLKDivider = 1：
– 当（ClkActivationTime 和 WEOffTime 为奇数）或（ClkActivationTime 和 WEOffTime 为偶数），I = 0.5 × WEExtraDelay × GPMC_FCLK(17)
– 否则，I = (1 + 0.5 × WEExtraDelay) × GPMC_FCLK(17)
– 当 GpmcFCLKDivider = 2：
– 当（(WEOffTime - ClkActivationTime) 是 3 的倍数），I = 0.5 × WEExtraDelay × GPMC_FCLK(17)
– 当（(WEOffTime - ClkActivationTime - 1) 是 3 的倍数），I = (1 + 0.5 × WEExtraDelay) × GPMC_FCLK(17)
– 当（(WEOffTime - ClkActivationTime - 2) 是 3 的倍数），I = (2 + 0.5 × WEExtraDelay) × GPMC_FCLK(17)

(11) J = GPMC_FCLK(17)

(12) 对于 CLK DIV 1 模式，仅限第一次传输。

(13) 半周期；对于 CLK DIV 1 模式，针对初始传输后的所有数据。

(14) GPMC_CLK_OUT 的半个周期；对于 CLK DIV 1 模式以外的模式，针对所有数据。GPMC_CLK_OUT 从 GPMC_FCLK 进行分频。

(15) 在 GPMC_CSn[x] 中，x 等于 0、1、2 或 3。在 GPMC_WAIT[x] 中，x 等于 0 或 1。

(16) P = 以 ns 为单位的 GPMC_CLK 周期

(17) 对于读取：K = (ADVRdOffTime - ADVOnTime) × (TimeParaGranularity + 1) × GPMC_FCLK(17)
对于写入： K = (ADVWrOffTime - ADVOnTime) × (TimeParaGranularity + 1) × GPMC_FCLK(17)

(18) GPMC_FCLK 是通用存储器控制器内部功能时钟周期（以 ns 为单位）。

(19) 已选定 100MHz GPMC_FCLK - CTRLMMR_GPMC_CLKSEL[0] CLK_SEL = 1 = MAIN_PLL2_HSDIV7_CLKOUT (100/60 MHz)

(20) 假设 GPMC 引脚与器件之间的布线长度小于 4 英寸，并且 100MHz 同步模式下的长度在 200ps 内匹配。

(21) 在 div_by_1_mode 下，GPMC0_CLK 指 GPMC0_CLKOUT 或 GPMC0_FCLK_MUX （自由运行）。这两个信号都被引脚多路复用到同一个引脚
– GPMC_CONFIG1_i 寄存器：GPMCFCLKDIVIDER = 0h：
– GPMC0_CLK 频率 = 在 not_div_by_1_mode 中的 GPMC_FCLK 频率
，GPMC0_CLK 仅指 GPMC0_CLKOUT。当 GPMCFCLKDIVIDER > 0，则不能对 GPMC0_FCLK_MUX 进行时钟分频以匹配 GPMC0_CLKOUT 频率
– GPMC_CONFIG1_i 寄存器：GPMCFCLKDIVIDER = 1h 至 3h：
– GPMC0_CLK = GPMC_FCLK 频率/（2 至 4）