ZHCSQ84A March   2022  – June 2022 AM2634 , AM2634-Q1

ADVANCE INFORMATION  

  1. 特性
  2. 应用
  3. 说明
    1. 3.1 Functional Block Diagram
  4. Revision History
  5. Device Comparison
    1. 5.1 Related Products
  6. Terminal Configuration and Functions
    1. 6.1 Pin Diagram
      1. 6.1.1 AM263x ZCZ Pin Diagram
    2. 6.2 Pin Attributes
      1.      12
      2.      13
    3. 6.3 Signal Descriptions
      1.      15
      2. 6.3.1  ADC
        1.       17
        2.       18
        3.       19
        4.       20
        5.       21
        6. 6.3.1.1 ADC-CMPSS Signal Connections
      3. 6.3.2  ADC_CAL
        1.       24
      4. 6.3.3  ADC VREF
        1.       26
      5. 6.3.4  CPSW
        1.       28
        2.       29
        3.       30
        4.       31
        5.       32
        6.       33
        7.       34
      6. 6.3.5  CPTS
        1.       36
      7. 6.3.6  DAC
        1.       38
      8. 6.3.7  Emulation and Debug
        1.       40
        2.       41
      9. 6.3.8  EPWM
        1.       43
        2.       44
        3.       45
        4.       46
        5.       47
        6.       48
        7.       49
        8.       50
        9.       51
        10.       52
        11.       53
        12.       54
        13.       55
        14.       56
        15.       57
        16.       58
        17.       59
        18.       60
        19.       61
        20.       62
        21.       63
        22.       64
        23.       65
        24.       66
        25.       67
        26.       68
        27.       69
        28.       70
        29.       71
        30.       72
        31.       73
        32.       74
      10. 6.3.9  EQEP
        1.       76
        2.       77
        3.       78
      11. 6.3.10 FSI
        1.       80
        2.       81
        3.       82
        4.       83
        5.       84
        6.       85
        7.       86
        8.       87
      12. 6.3.11 GPIO
        1.       89
      13. 6.3.12 GPMC
        1.       91
      14. 6.3.13 I2C
        1.       93
        2.       94
        3.       95
        4.       96
      15. 6.3.14 LIN
        1.       98
        2.       99
        3.       100
        4.       101
        5.       102
      16. 6.3.15 MCAN
        1.       104
        2.       105
        3.       106
        4.       107
      17. 6.3.16 SPI (MCSPI)
        1.       109
        2.       110
        3.       111
        4.       112
        5.       113
      18. 6.3.17 MMC
        1.       115
      19. 6.3.18 Power Supply
        1.       117
      20. 6.3.19 PRU_ICSSM
        1.       119
        2.       120
        3.       121
        4.       122
        5.       123
      21. 6.3.20 QSPI
        1.       125
      22. 6.3.21 Reserved
        1.       127
      23. 6.3.22 SDFM
        1.       129
        2.       130
      24. 6.3.23 System and Miscellaneous
        1. 6.3.23.1 Boot Mode Configuration
          1.        133
        2. 6.3.23.2 Clocking
          1.        135
          2.        136
          3.        137
        3. 6.3.23.3 SYSTEM
          1.        139
        4. 6.3.23.4 VMON
          1.        141
      25. 6.3.24 UART
        1.       143
        2.       144
        3.       145
        4.       146
        5.       147
        6.       148
      26. 6.3.25 XBAR
        1.       150
    4. 6.4 Pin Connectivity Requirements
  7. Specifications
    1. 7.1  Absolute Maximum Ratings
    2. 7.2  Electrostatic Discharge (ESD) Ratings
    3. 7.3  Power-On Hours (POH) Summary
      1. 7.3.1 Automotive Temperature Profile
    4. 7.4  Recommended Operating Conditions
    5. 7.5  Operating Performance Points
    6. 7.6  Power Consumption Summary
    7. 7.7  Electrical Characteristics
      1. 7.7.1 Digital and Analog IO Electrical Characteristics
      2. 7.7.2 ADC
      3. 7.7.3 CMPSSA
      4. 7.7.4 CMPSSB
      5. 7.7.5 DAC
      6. 7.7.6 PMM
    8. 7.8  VPP Specifications for One-Time Programmable (OTP) eFuses
      1. 7.8.1 VPP Specifications
      2. 7.8.2 Hardware Requirements
      3. 7.8.3 Programming Sequence
      4. 7.8.4 Impact to Your Hardware Warranty
    9. 7.9  Thermal Resistance Characteristics
      1. 7.9.1 Package Thermal Characteristics
    10. 7.10 Timing and Switching Characteristics
      1. 7.10.1 Timing Parameters and Information
      2. 7.10.2 Power-On and Reset Sequencing
        1. 7.10.2.1 Power Reset Sequence Description
      3. 7.10.3 Clock Specifications
        1. 7.10.3.1 Input Clocks / Oscillators
          1. 7.10.3.1.1 Crystal Oscillator Parameters
          2. 7.10.3.1.2 External Clock Characteristics
      4. 7.10.4 Peripherals
        1. 7.10.4.1  CPSW3G
          1. 7.10.4.1.1 CPSW3G MDIO Timing
            1.         CPSW3G MDIO Timing Conditions
            2.         CPSW3G MDIO Timing Requirements
            3.         CPSW3G MDIO Switching Characteristics
            4.         188
          2. 7.10.4.1.2 CPSW3G RMII Timing
            1.         CPSW3G RMII Timing Conditions
            2.         CPSW3G RMII[x]_REFCLK Timing Requirements - RMII Mode
            3.         192
            4.         CPSW3G RMII[x]_RXD[1:0], RMII[x]_CRS_DV, and RMII[x]_RXER Timing Requirements - RMII Mode
            5.         194
            6.         CPSW3G RMII[x]_TXD[1:0], and RMII[x]_TXEN Switching Characteristics - RMII Mode
            7.         196
          3. 7.10.4.1.3 CPSW3G RGMII Timing
            1.         CPSW3G RGMII Timing Conditions
            2.         CPSW3G RGMII[x]_RCLK Timing Requirements - RGMII Mode
            3.         CPSW3G RGMII[x]_RD[3:0], and RGMII[x]_RCTL Timing Requirements
            4.         201
            5.         CPSW3G RGMII[x]_TCLK Switching Characteristics - RGMII Mode
            6.         CPSW3G RGMII[x]_TD[3:0], and RGMII[x]_TCTL Switching Characteristics - RGMII Mode
            7.         204
        2. 7.10.4.2  ECAP
          1.        eCAP Timing Conditions
          2.        eCAP Timing Requirements
          3.        208
          4.        eCAP Switching Charcteristics
          5.        210
        3. 7.10.4.3  EPWM
          1.        ePWM Timing Conditions
          2.        ePWM Timing Requirements
          3.        214
          4.        ePWM Switching Characteristics
          5.        216
        4. 7.10.4.4  EQEP
          1.        eQEP Timing Conditions
          2.        eQEP Timing Requirements
          3.        220
          4.        eQEP Switching Characteristics
        5. 7.10.4.5  FSI
          1.        FSI Timing Conditions
          2.        FSIRX Timing Requirements
          3.        225
          4.        FSIRX Switching Characteristics
          5.        FSITX Switching Characteristics
          6.        228
          7.        FSITX SPI Signaling Mode Switching Characteristics
          8.        230
        6. 7.10.4.6  GPIO
          1.        GPIO Timing Conditions
          2.        GPIO Timing Requirements
          3.        GPIO Switching Characteristics
        7. 7.10.4.7  GPMC
          1.        GPMC Timing Conditions
          2.        GPMC/NOR Flash Timing Requirements - Synchronous Mode 100MHz
          3.        GPMC/NOR Flash Switching Charcteristics - Synchronous Mode 100MHz
          4.        239
          5.        GPMC/NOR Flash Timing Requirements - Asynchronous Mode 100MHz
          6.        GPMC/NOR Flash Switching Charcteristics - Asynchronous Mode 100MHz
          7.        242
          8.        GPMC/NAND Flash Timing Requirements - Asynchronous Mode 100MHz
          9.        GPMC/NAND Flash Switching Charcteristics - Asynchronous Mode 100MHz
          10.        245
        8. 7.10.4.8  I2C
          1.        I2C Timing Requirements
          2.        248
        9. 7.10.4.9  LIN
          1.        LIN Timing Conditions
          2.        LIN Timing Requirements
          3.        LIN Switching Charcteristics
        10. 7.10.4.10 MCAN
          1.        MCAN Timing Conditions
          2.        MCAN Switching Characteristics
        11. 7.10.4.11 MCSPI
          1.        SPI Timing Conditions
          2.        SPI Master Mode Timing Requirements
          3.        259
          4.        SPI Master Mode Switching Characteristics (Clock Phase = 0)
          5.        261
          6.        SPI Slave Mode Timing Requirements
          7.        263
          8.        SPI Slave Mode Switching Characteristics
          9.        265
        12. 7.10.4.12 MMCSD
          1.        MMC1 Timing Conditions
          2.        MMC1 Timing Requirements - SD Card Default Speed Mode
          3.        269
          4.        MMC1 Switching Characteristics - SD Card Default Speed Mode
          5.        271
          6.        MMC1 Timing Requirements - SD Card High Speed
          7.        273
          8.        MMC1 Switching Characteristics - SD Card High Speed
          9.        275
        13. 7.10.4.13 QSPI
          1.        QSPI Timing Conditions
          2.        QSPI Timing Requirements
          3.        279
          4.        QSPI Switching Characteristics
          5.        281
        14. 7.10.4.14 PRU_ICSSM
          1. 7.10.4.14.1 PRU_ICSSM Programmable Real-Time Unit (PRU)
            1.         PRU_ICSSM PRU Timing Conditions
            2.         PRU_ICSSM PRU Switching Characteristics - Direct Output Mode
            3.         286
            4.         PRU_ICSSM PRU Timing Requirements - Parallel Capture Mode
            5.         288
            6.         PRU_ICSSM PRU Timing Requirements - Shift In Mode
            7.         290
            8.         PRU_ICSSM PRU Switching Characteristics - Shift Out Mode
            9.         292
          2. 7.10.4.14.2 PRU_ICSSM PRU Sigma Delta and Peripheral Interface
            1.         PRU_ICSSM PRU Sigma Delta and Peripheral Interface Timing Conditions
            2.         PRU_ICSSM PRU Timing Requirements - Sigma Delta Mode
            3.         296
            4.         PRU_ICSSM PRU Timing Requirements - Peripheral Interface Mode
            5.         298
            6.         PRU_ICSSM PRU Switching Characteristics - Peripheral Interface Mode
            7.         300
          3. 7.10.4.14.3 PRU_ICSSM Pulse Width Modulation (PWM)
            1.         PRU_ICSSM PWM Timing Conditions
            2.         PRU_ICSSM PWM Switching Characteristics
            3.         304
          4. 7.10.4.14.4 PRU_ICSSM Industrial Ethernet Peripheral (IEP)
            1.         PRU_ICSSM IEP Timing Conditions
            2.         PRU_ICSSM IEP Timing Requirements - Input Validated with SYNCx
            3.         308
            4.         PRU_ICSSM IEP Timing Requirements - Digital IOs
            5.         310
            6.         PRU_ICSSM IEP Timing Requirements - LATCHx_IN
            7.         312
          5. 7.10.4.14.5 PRU_ICSSM Universal Asynchronous Receiver Transmitter (UART)
            1.         PRU_ICSSM UART Timing Conditions
            2.         PRU_ICSSM UART Timing Requirements
            3.         PRU_ICSSM UART Switching Characteristics
            4.         317
          6. 7.10.4.14.6 PRU_ICSSM Enhanced Capture Peripheral (ECAP)
            1.         PRU_ICSSM ECAP Timing Conditions
            2.         PRU_ICSSM ECAP Timing Requirements
            3.         321
            4.         PRU_ICSSM ECAP Switching Characteristics
            5.         323
        15. 7.10.4.15 SDFM
          1.        SDFM Timing Conditions
          2.        SDFM Switching Characteristics
        16. 7.10.4.16 UART
          1.        UART Timing Conditions
          2.        UART Timing Requirements
          3.        UART Switching Characteristics
          4.        331
      5. 7.10.5 Emulation and Debug
        1. 7.10.5.1 Trace
          1.        Debug Trace Timing Conditions
          2.        Debug Trace Switching Characteristics
          3.        336
        2. 7.10.5.2 JTAG
          1.        JTAG Timing Conditions
          2.        JTAG Timing Requirements
          3.        JTAG Switching Characteristics
          4.        341
    11. 7.11 Decoupling Capacitor Requirements
      1. 7.11.1 Decoupling Capacitor Requirements
  8. Detailed Description
    1. 8.1 Overview
    2. 8.2 Processor Subsystems
      1. 8.2.1 Arm Cortex-R5F Subsystem
  9. Device and Documentation Support
    1. 9.1 Device Nomenclature
      1. 9.1.1 Standard Package Symbolization
      2. 9.1.2 Device Naming Convention
    2. 9.2 Tools and Software
    3. 9.3 Documentation Support
    4. 9.4 支持资源
    5. 9.5 Trademarks
    6. 9.6 Electrostatic Discharge Caution
    7. 9.7 术语表
  10. 10Mechanical, Packaging, and Orderable Information
    1. 10.1 Packaging Information

封装选项

请参考 PDF 数据表获取器件具体的封装图。

机械数据 (封装 | 引脚)
  • ZCZ|324
散热焊盘机械数据 (封装 | 引脚)
订购信息

特性

处理器内核:

  • 单核、双核和四核 Arm®Cortex®-R5F MCU,每个内核运行频率高达 400 MHz
    • 16KB 指令缓存,每个 CPU 内核具有 64 位 ECC
    • 16KB 数据缓存,每个 CPU 内核具有 32 位 ECC
    • 64KB 紧耦合存储器 (TCM),每个 R5F 内核具有 32 位 ECC
    • 锁步功能

存储器子系统:

  • 2MB 片上 RAM (OCSRAM)
    • 4 组 x 512KB
    • ECC 错误保护
    • 支持内部 DMA 引擎

工业连接:

  • 支持工业通信协议或电机控制接口的双核可编程实时单元和工业通信子系统 (PRU_ICSSM):
    • EtherCAT®
    • PROFINET®
    • 以太网/IP™
    • IO-Link®
    • 编码器反馈
    • 通用输入/输出 (GPIO)

传感和驱动:

  • 实时控制子系统 (CONTROLSS)
  • 带可编程 DAC 基准的 20 个模拟比较器 (CMPSS)
  • 5 个 12 位逐次逼近寄存器 (SAR) 模数转换器 (ADC)
    • 每个 ADC 高达 4 MSPS
    • 每个 ADC 6 个可选输入
    • 可配置为单端或差分输入
  • 带缓冲输出的 1 个 12 位 DAC
  • 32 个增强型高分辨率 PWM 模块 (EHRPWM)
    • 与 EPWM 相比,延长 PWM 的时间分辨率
    • 支持单端或差分输出
  • 10 个增强型捕获模块 (ECAP)
  • 3 个增强型正交编码器脉冲模块 (EQEP)
  • 2 个 Δ-Σ 滤波器模块 (SDFM),每个模块支持多达 4 个通道
  • 灵活的信号复用交叉开关 (XBAR)

片上系统 (SoC) 服务和架构:

  • 1 个 EDMA,支持数据移动功能
  • 处理器间通信模块
    • 用于同步多核上运行的进程的自旋锁模块
    • 通过 CTRLMMR 寄存器实现的 MAILBOX 功能
  • 支持从以下接口进行主引导:
    • UART
    • QSPI NOR 闪存
  • 时间同步支持与时间同步和比较事件中断路由器

功能安全:

  • 支持设计具有功能安全要求的系统
    • 计算临界存储器具有 ECC 或奇偶校验
    • CPU 和片上 RAM 的内置自检 (BIST) 和故障注入
    • 带有错误引脚的错误信号模块 (ESM)
    • 运行时安全诊断,电压、温度和时钟监控,窗口式看门狗计时器,用于存储器完整性检查的 CRC 引擎
  • 以符合功能安全标准为目标 [工业]
    • 专为功能安全应用开发
    • 将提供相关文档来协助进行符合 IEC 61508 标准的功能安全系统设计
    • 以系统能力达到 SIL-3 级为目标
    • 以硬件完整性达到 SIL-3 级为目标
    • 安全相关认证
      • 计划通过 IEC 61508 认证
  • 以符合功能安全标准为目标 [汽车]
    • 专为功能安全应用开发
    • 将提供相关文档来协助进行符合 ISO 26262 标准的功能安全系统设计
    • 以系统功能达到 ASIL-D 级为目标
    • 以硬件完整性达到 ASIL-D 级为目标
    • 安全相关认证
      • 计划通过 的 ISO 26262 认证
  • 符合面向汽车应用的 AEC-Q100 标准

安全性:

  • 支持 Auto SHE 1.1/EVITA 的硬件安全模块 (HSM)
  • 安全启动支持
    • 器件接管保护
    • 硬件强制可信根
    • 经认证的引导
    • 软件防回滚保护
  • 调试安全
    • 只有通过正确的身份验证,才能调试 HS 器件
    • 配置为禁用调试
  • 器件 ID 和密钥管理
    • 支持 OTP 存储器 (FUSEROM),以存储根密钥和其他安全启用字段
    • 独立的 EFUSE 控制器和 FUSE ROM
    • 唯一器件公共 ID
  • 存储器保护单元 (MPU)
    • Arm® MPU 存在于每个 Cortex®-R5F 内核中
    • 系统 MPU – 出现在 SoC 中的各种接口上(可以是防火墙或 MPU)
      • 8-16 个区域
      • 可编程(特权 ID、读取/写入/可缓存、开始/结束地址、启用、安全/非安全)
  • 加密加速
    • 支持加密内核
      • AES - 128/192/256 位密钥大小
      • SHA2 - 256/384/512 位支持
      • 带有伪真随机数生成器的 DRBG
      • 可在 RSA/ECC 处理中提供帮助的 PKA(公钥加速器)
    • DMA 支持

高速接口:

  • 支持两个外部端口的集成以太网交换机
    • RMII (10/100) 或 RGMII (10/100/1000)
    • IEEE1588(2008 附件 D、E 和 F)及 802.1AS PTP
    • 第 45 条 MDIO PHY 管理规范
    • 基于 ALE 引擎的数据包分类器,具有 512 个分类器
    • 基于优先级的流量控制
    • 数据包大小高达 2KB
    • 四个 CPU 硬件中断节奏
    • 硬件中的 IP/UDP/TCP 校验和卸载

连接:

  • 6 个通用异步收发器 (UART)
  • 5 个串行外设接口 (SPI) 控制器
  • 5 个本地互联网络 (LIN) 端口
  • 4 个内部集成电路 (I2C) 端口
  • 4 个支持 CAN-FD 的模块化控制器局域网 (MCAN) 模块
  • 1 个四线串行外设接口 (QSPI)
  • 具有 4 个接收器内核和 4 个发送器内核的快速串行接口 (FSI)
  • 多达 140 个通用 I/O (GPIO) 引脚

媒体和数据存储:

  • 1 个多媒体卡/安全数字 (MMC/SD) 4 位接口
  • 通用存储器控制器 (GPMC)
    • 16 位并行数据总线
    • 22 位地址总线
    • 高达 4MB 可寻址存储器空间
    • 支持错误检查的集成错误定位模块 (ELM)

技术/封装:

  • 45nm 技术
  • 15mm x 15mm、0.8mm 间距、324 引脚 NFBGA