新的 TI 高速 ADC 和 DAC 现在可提供符合 JESD204C_B 标准的高速串行数据。这些器件通常可用在与 TSW14J59EVM 直接相连的 EVM 上。EVM 与 TSW14J59EVM 之间的通用连接器是 Samtec 高速、高密度 FMC+ 连接器 (ASP-184329-01)，专为速率高达 32.5Gbps 的高速差分对而设计。针对整个 EVM 系列连接器的通用引脚排列已经确定。目前，EVM 与 TSW14J59EVM 之间的接口已经定义了 32 个高速差分数据对（16 个 RX 和 16 个 TX）、I2C 接口、20 个单端信号、三个单端 SYNC 输出、两个单端触发输入、一个差分 SYNC 和 SYSREF 以及四个器件时钟对（FPGA 参考时钟）的连接。该电路板具有 10 个备用 USB3.0 接口信号、两个 FPGA 参考时钟 SMA、三个复位开关、8 个通用状态 LED 和 13 个电源状态 LED。

JESD204C_B ADC 和 DAC 的数据格式是串行格式，其中数据的各个位出现在通常称为通道的串行对上。根据 JESD204C_B 规范设计的器件可以有多达 16 个通道用于发送或接收数据。TSW14J59 上 FPGA 中的固件旨在适应 TI 的任何使用 1 至 16 个通道运行的 ADC 或 DAC。

HSDC Pro GUI 根据在器件下拉窗口中选择的 ADC 器件，为 FPGA 加载适当的固件和特定的 JESD204C_B 配置。此窗口中出现的每个 ADC 器件都有一个与之关联的初始化文件 (.csv)。此文件包含 JESD 信息，例如通道数、转换器数、每帧八位位组以及其他参数。用户点击采集按钮后，此信息将加载到 FPGA 寄存器中。加载参数后，在数据转换器和 FPGA 之间建立同步，然后将有效数据采集到板载存储器中。更多信息，请参阅“技术文档”部分下的 High-Speed Data Capture Pro GUI 软件用户指南。提供了多个 .ini 文件，以供用户加载预先确定的 ADC JESD204C_B 接口。

TSW14J59 器件能够以高达 32Gbps 的最大线路速率采集多达 1.536G 的 16 位样本，这些样本存储在板载 DDR4 存储器中。用户在 HSDC Pro GUI 中设置的数据大小必须以 480 的倍数输入。为了在主机 PC 上采集数据，FPGA 从存储器读取数据，并将并行数据传输到板载高速并行转 USB3.0 转换器。