返回页首

产品详细信息

参数

Output options Adjustable Output Iout (Max) (A) 0.5 Vin (Max) (V) 6.5 Vin (Min) (V) 1.4 Vout (Max) (V) 5.7 Vout (Min) (V) 0.8 Noise (uVrms) 4.7 Iq (Typ) (mA) 2.1 Thermal resistance θJA (°C/W) 57 Load capacitance (Min) (µF) 22 Rating Catalog Regulated outputs (#) 1 Features Enable, Foldback Overcurrent Protection, Output Discharge, Power Good, Soft Start Accuracy (%) 1 PSRR @ 100 KHz (dB) 48 Dropout voltage (Vdo) (Typ) (mV) 75 Operating temperature range (C) -40 to 125 open-in-new 查找其它 线性稳压器(LDO)

封装|引脚|尺寸

WSON (DSK) 10 6 mm² 2.5 x 2.5 open-in-new 查找其它 线性稳压器(LDO)

特性

  • 整个线路、负载和温度范围内的精度达 1.0%
  • 低输出噪声:4.7µVRMS (10Hz–100kHz)
  • 低压降:0.5A 电流时为 100mV(最大值)
  • 宽输入电压范围:1.4V 至 6.5V
  • 宽输出电压范围:0.8V 至 5.7V
  • 高电源抑制比 (PSRR):
    • 直流时为 60dB
    • 100kHz 时为 50dB
    • 1MHz 时为 30dB
  • 快速瞬态响应
  • 通过可选软启动充电电流实现可调节的启动浪涌控制
  • 开漏电源正常 (PG) 输出
  • θJC = 3.2ºC/W
  • 2.5mm × 2.5mm 10 引脚 WSON 封装

All trademarks are the property of their respective owners.

open-in-new 查找其它 线性稳压器(LDO)

描述

TPS7A90 器件是一款低噪声 (4.7µVRMS)、低压降 (LDO) 电压稳压器,能够仅仅通过 100mV 和 200mV 的最大压降将 500mA 的电流分别转换为 5V 和 5.7V。

TPS7A90 输出可通过外部电阻器在 0.8V 至 5.7V 范围内进行调节。TPS7A90 的宽输入电压范围支持其在 1.4V 至 6.5V 范围内的电压下工作。

TPS7A90 的输出电压精度(整个线路、负载和温度范围内)达 1%,并且可通过软启动功能减少浪涌电流,因此非常适合为敏感类模拟低压器件 [例如,压控振荡器 (VCO)、模数转换器 (ADC) 和数模转换器 (DAC)] 供电。

TPS7A90 旨在为高速通信、视频、医疗或测试和测量应用等中的噪声敏感类组件 供电。极低的 4.7µVRMS 输出噪声和宽带 PSRR(1MHz 时为 30dB)可最大限度地减少相位噪声和时钟抖动。这些 特性 最大限度提升了计时器件、ADC 和 DAC 的性能。





open-in-new 查找其它 线性稳压器(LDO)
下载
您可能感兴趣的类似产品
open-in-new 产品比较
功能相同,但与相比较的设备引脚不同或参数不等效:
TLV758P 正在供货 具有使能功能的 500mA、低 IQ、高精度、可调节超低压降稳压器 500-mA, adjustable output LDO with lower Iq for cost-sensitive applications
TPS745 正在供货 具有电源正常指示功能的 500mA、低 IQ、高精度、可调节超低压降稳压器 500-mA, adjustable output LDO with lower Iq and power good for cost-sensitive applications
TPS7A87 正在供货 500mA、低噪声、高 PSRR、双通道可调节超低压降稳压器 A dual 500-mA LDO regulator with improved noise (3.8 µVrms) in a very small package (4 mm x 4 mm)

技术文档

= TI 精选相关文档
未找到结果。请清除搜索,并重试。 查看所有 8
类型 标题 下载最新的英文版本 发布
* 数据表 TPS7A90 500mA 高精度、低噪声 LDO 电压稳压器 数据表 下载最新的英文版本 (Rev.A) 2017年 11月 22日
应用手册 High-Performance CMOS Image Sensor Power Supply in Industrial Camera and Vision 2019年 8月 5日
技术文章 LDO basics: capacitor vs. capacitance 2018年 8月 1日
技术文章 LDO Basics: Preventing reverse current 2018年 7月 25日
技术文章 LDO basics: introduction to quiescent current 2018年 6月 20日
选择指南 Low Dropout Regulators Quick Reference Guide 2018年 3月 21日
技术文章 LDO basics: noise – part 1 2017年 6月 14日
用户指南 TPS7A91EVM-831 Evaluation Module 2016年 11月 29日

设计与开发

有关其他条款或所需资源,请点击下面的任何链接来查看详情页面。

硬件开发

评估板 下载
249
说明

ADC3541 评估模块 (EVM) 是一个展示超低功耗、高线性 ADC3541 产品性能的平台。借助板载电压调节和灵活的模拟输入选项,可轻松评估多种不同的应用。

不仅可通过 FMC 连接器连接 TSW1400EVM(单独出售),还能轻松评估并行和串行 CMOS 接口的数据捕获(高达 512MB),包括实时抽取和复杂抽取模式。

特性
  • 并行和串行 CMOS 接口
  • 具有板载功率调节的 USB 供电
  • 引脚与 ADC354x 产品兼容
  • THS4541 FDA 和平衡-非平衡变压器耦合输入可实现灵活评估
  • TSW1400EVM 和高速数据转换器专业软件 (DATACONVERTERPRO-SW) 可实现轻松的数据捕获
  • FMC 连接器支持与 FPGA 开发平台轻松集成
评估板 下载
document-generic 用户指南
29
说明
TPS7A91EVM-831 评估模块专为典型配置而设计,用于评估 TPS7A91(1A 高精度、低压降电压稳压器)的运行和性能。EVM 电路板被配置为适用于动态负载电流需要高达 1A 的工程应用的参考设计。
特性
低压降:200mV(最大值)/1A
线路、负载和温度精度为 1%(最大值)
低输出噪声:3.8μVRMS (10 Hz–100 kHz)
可调节输出电压范围:0.8V 至 5.2V
高强度的电源纹波抑制:40dB/100kHz

设计工具和仿真

仿真模型 下载
SBVM709.ZIP (92 KB) - PSpice Model
仿真模型 下载
SBVM710.ZIP (2 KB) - PSpice Model

参考设计

参考设计 下载
适用于雷达和无线 5G 测试仪的多通道射频收发器时钟参考设计
TIDA-010131 — 相控阵雷达、无线通信测试仪和电子战等高速终端设备的模拟前端需要同步的多收发器信号链。每个收发器信号链都包括高速模数转换器 (ADC)、数模转换器 (DAC) 和时钟子系统。时钟子系统提供低噪声采样时钟,具备精细的延迟调节功能,可实现最低的通道间偏差和最佳的系统性能,如信噪比 (SNR)、无杂散动态范围 (SFDR)、IMD3 和有效位数 (ENOB) 等。此参考设计通过 AFE7444 EVM 展示了多通道 JESD204B 时钟生成和系统性能。通过高达 2.6GHz 射频的 6GSPS/3GSPS DAC/ADC 时钟实现的优于 10ps 的通道间偏差以及 SNR 和 SFDR 等系统性能与 AFE7444 数据表规格相当。
document-generic 原理图 document-generic 用户指南 document-generic 下载英文版本
参考设计 下载
适用于雷达和 5G 无线测试仪的高通道数 JESD204B 时钟生成参考设计
TIDA-01023 — 高速多通道应用需要低噪声、可扩展且可进行精确通道间偏差调节的时钟解决方案,以实现最佳系统 SNR、SFDR 和 ENOB。此参考设计使用一个主时钟器件和多个从时钟器件,支持高通道数 JESD204B 同步时钟。此设计可提供多通道 JESD204B 时钟,采用 TI LMK04828 时钟抖动清除器和带有集成式 VCO 的 LMX2594 宽带 PLL,能够实现低于 10ps 的时钟间偏差。此设计经过 TI ADC12DJ3200 EVM 在 3GSPS 环境中检测,具有改善的 SNR 性能,通道间偏差低于 50ps。本文对所有重要设计理论都进行了阐释说明,可指导用户完成器件选择流程和设计优化。最后,此设计还包含原理图、板布局、硬件测试和测试结果。
document-generic 原理图 document-generic 用户指南
参考设计 下载
适用于雷达和 5G 无线测试仪的高通道数 JESD204B 菊链时钟参考设计
TIDA-01024 — 高速多通道应用需要低噪声、可扩展且可进行精确通道间偏斜调节的时钟解决方案,以实现最佳系统 SNR、SFDR 和 ENOB。此参考设计支持在菊链配置中增加 JESD204B 同步时钟。此设计可提供多通道 JESD204B 时钟,采用 TI LMK04828 时钟抖动清除器和带有集成式 VCO 的 LMX2594 宽带 PLL,能够实现低于 10ps 的时钟间偏斜。此设计经过 TI ADC12DJ3200 EVM 在 3GSPS 环境中检测,具有改善的 SNR 性能,通道间偏斜低于 50ps。本文对所有重要设计理论都进行了阐释说明,可指导用户完成器件选择流程和设计优化。最后,此设计还包含原理图、板布局、硬件测试和测试结果。
document-generic 原理图 document-generic 用户指南 document-generic 下载英文版本

CAD/CAE 符号

封装 引脚 下载
SON (DSK) 10 了解详情

订购与质量

推荐产品的参数、评估模块或参考设计可能与此 TI 产品相关

支持与培训

可获得 TI E2E™ 论坛的工程师技术支持

所有内容均由 TI 和社区网友按“原样”提供,并不构成 TI 规范。参阅使用条款

如果您对质量、包装或订购 TI 产品有疑问,请参阅 TI 支持