返回页首

产品详细信息

参数

Output options Adjustable Output, Programmable Output Iout (Max) (A) 4 Vin (Max) (V) 6.5 Vin (Min) (V) 1.1 Vout (Max) (V) 5.1 Vout (Min) (V) 0.8 Noise (uVrms) 4.4 Iq (Typ) (mA) 2.8 Thermal resistance θJA (°C/W) 43 Load capacitance (Min) (µF) 47 Rating Catalog Regulated outputs (#) 1 Features Enable, Foldback Overcurrent Protection, Output Discharge, Power Good, Soft Start Accuracy (%) 0.75 PSRR @ 100 KHz (dB) 25 Dropout voltage (Vdo) (Typ) (mV) 150 Operating temperature range (C) -40 to 125 open-in-new 查找其它 线性稳压器(LDO)

封装|引脚|尺寸

VQFN (RGR) 20 12 mm² 3.5 x 3.5 open-in-new 查找其它 线性稳压器(LDO)

特性

  • Low Dropout: 150 mV (Typical) at 4 A
  • 0.75% (Maximum) Accuracy Over Line, Load, and Temperature With BIAS
  • Output Voltage Noise:
    • 4.4 µVRMS at 0.8-V Output
    • 7.7 µVRMS at 5.1-V Output
  • Input Voltage Range:
    • Without BIAS: 1.4 V to 6.5 V
    • With BIAS: 1.1 V to 6.5 V
  • ANY-OUT™ Operation:
    • Output Voltage Range: 0.8 V to 3.95 V
  • Adjustable Operation:
    • Output Voltage Range: 0.8 V to 5.1 V
  • Power-Supply Ripple Rejection:
    • 40 dB at 500 kHz
  • Excellent Load Transient Response
  • Adjustable Soft-Start In-Rush Control
  • Open-Drain Power-Good (PG) Output
  • Stable with a 47-µF or Larger Ceramic Output Capacitor
  • θJC = 3.4°C/W
  • 3.5-mm × 3.5-mm, 20-Pin VQFN

All trademarks are the property of their respective owners.

open-in-new 查找其它 线性稳压器(LDO)

描述

The TPS7A85A is a low-noise (4.4 µVRMS), low dropout linear regulator (LDO) capable of sourcing 4 A with only 240 mV of maximum dropout. The device output voltage is pin-programmable from 0.8 V to 3.95 V and adjustable from 0.8 V to 5.1 V using an external resistor divider.

The combination of low-noise (4.4 µVRMS), high- PSRR, and high output current capability makes the TPS7A85A ideal to power noise-sensitive components such as those found in high-speed communications, video, medical, or test and measurement applications. The high performance of the TPS7A85A limits power-supply-generated phase noise and clock jitter, making this device ideal for powering high-performance serializer and deserializer (SerDes), analog-to-digital converters (ADCs), digital-to-analog converters (DACs), and RF components. Specifically, RF amplifiers benefit from the high-performance and 5.1-V output capability of the device.

For digital loads (such as application-specific integrated circuits (ASICs), field-programmable gate arrays (FPGAs), and digital signal processors (DSPs)) requiring low-input voltage, low-output (LILO) voltage operation, the exceptional accuracy (0.75% over load and temperature), remote sensing, excellent transient performance, and soft-start capabilities of the TPS7A85A ensure optimal system performance.

The versatility of the TPS7A8500A makes the device a component of choice for many demanding applications.

open-in-new 查找其它 线性稳压器(LDO)
下载
您可能感兴趣的类似产品
open-in-new 产品比较
与相比较的设备在功能和参数方面完全等同:
TPS7A85 正在供货 具有电源正常指示功能的 4A、低输入电压、低噪声、高精度、超低压降稳压器 4-A LDO regulator with good accuracy (1%) and improved thermal resistance (35.4°C/W).

技术文档

= TI 精选相关文档
未找到结果。请清除搜索,并重试。 查看所有 8
类型 标题 下载最新的英文版本 发布
* 数据表 TPS7A85A 4-A, High-Accuracy (0.75%), Low-Noise (4.4 μVRMS), LDO Regulator 数据表 2017年 6月 6日
技术文章 LDO basics: capacitor vs. capacitance 2018年 8月 1日
技术文章 LDO Basics: Preventing reverse current 2018年 7月 25日
技术文章 LDO basics: introduction to quiescent current 2018年 6月 20日
选择指南 Low Dropout Regulators Quick Reference Guide 2018年 3月 21日
技术文章 LDO basics: noise – part 1 2017年 6月 14日
选择指南 TI Components for Aerospace and Defense Guide 2017年 3月 22日
用户指南 TPS7A8500EVM-579 User's Guide 2016年 2月 29日

设计与开发

有关其他条款或所需资源,请点击下面的任何链接来查看详情页面。

硬件开发

评估板 下载
DAC38RF80 评估模块
DAC38RF80EVM
document-generic 用户指南
说明

DAC38RF80EVM 是用于评估 DAC38RF80/84/90 数模转换器 (DAC) 的电路板。该 EVM 可用于对采样率高达 9GSPS 的 DAC 进行性能评估。它适合与基于 FPGA 的图形发生器卡 TSW14J56EVM(修订版 B 及以上版本)搭配使用。该 EVM 上提供的 FMC 连接器还可以将 DAC 与第三方供应商的 FPGA 开发板相连接。此外,借助易于使用的软件界面,还可通过 SPI 来控制 DAC 和板载 LMK04828 时钟芯片。

特性
  • 可对采样率高达 9GSPS 的 DAC38RF80/84/90 进行评估
  • 支持针对各类 FMC 的高达 12.5Gbps 的 SerDes 信令速率
  • 具有出色相位噪声的两个片上 PLL 可简化系统时钟生成;此外还支持外部时钟模式
  • 2:1 阻抗变压器可帮助提供交流耦合输出,实现平衡至不平衡转换
  • 简便易用的软件界面和数据图形生成工具
评估板 下载
document-generic 用户指南
说明
DAC38RF87 评估模块 (EVM) 是用于评估 DAC38RF87 数模转换器 (DAC) 的电路板。该 EVM 可用于对采样率高达 9GSPS 的 DAC 进行性能评估,同时还设计用于与 TSW14J56EVM(修订版 B 及更高版本)搭配使用。借助所提供的 FMC 连接器还可以将 DAC 连接到来自第三方供应商的 FPGA 开发板。此外,借助易于使用的软件界面,还可通过 SPI 来控制 DAC 和板载 LMK04828 时钟芯片。
特性
  • 可对采样率高达 9GSPS 的 DAC38RF87/97 进行评估
  • 支持针对各类 FMC 的高达 12.5Gbps 的 SerDes 信令速率
  • 具有出色相位噪声的两个片上 PLL 可简化系统时钟生成;此外还支持外部时钟模式
  • 集成式阻抗变压器 (DAC38RF87) 可帮助提供交流耦合输出,实现平衡至不平衡转换
  • 简便易用的软件界面和数据图形生成工具
评估板 下载
document-generic 用户指南
说明

DAC38RF89 评估模块 (EVM) 是用于评估 DAC38RF89 数模转换器 (DAC) 的电路板。该 DAC38RFEVM 可用于对采样率高达 9GSPS 的 DAC 进行性能评估,同时还设计用于与 TSW14J56EVM(修订版 B 及更高版本)搭配使用。提供的 FMC 连接器还可以将 DAC 与第三方供应商的 FPGA 开发板相连接。此外,借助易于使用的软件界面,还可通过 SPI 来控制 DAC 和板载 LMK04828 时钟芯片。

特性
  • 可对采样率高达 9GSPS 的 DAC38RF89 进行评估
  • 支持针对各类 FMC 的高达 12.5Gbps 的 SerDes 信令速率
  • 具有出色相位噪声的两个片上 PLL 可简化系统时钟生成;此外还支持外部时钟模式
  • 集成式阻抗变压器 (DAC38RF89) 可帮助提供交流耦合输出,实现平衡至不平衡转换
  • 简便易用的软件界面和数据信号生成工具
评估板 下载
document-generic 用户指南
29
说明
The TPS7A85EVM-754 evaluation module is designed for a typical configuration to evaluate the operation and performance of the TPS7A85, High-Current 4-A low dropout voltage regulator.  The EVM circuit board is configured to be a reference design for engineering applications requiring current to (...)
特性
  • Low Dropout: 180 mV (max) at 4 A
  • 1% (max) Accuracy Over Line, Load, and Temperature
  • ANY-OUT Output Voltage Range: 0.8 V to 3.95 V
  • Adjustable Output Voltage Range: 0.8 V to 5.0 V
  • High Power-Supply Ripple Rejection: 40 dB at 500 kHz
评估板 下载
document-generic 用户指南
2499
说明

TSW40RF80 评估模块 (EVM) 是一种双发双收 (2T2R) 射频采样收发器参考设计。该模块包含 DAC38RF80 双通道射频采样数模转换器 (DAC) 和 ADC32RF45 双通道射频采样模数转换器 (ADC)。


DAC38RF80 采样率高达 9GSPS,包括用于高频时钟生成的板载 PLL/VCO。输出是单端的,便于连接 50Ω 的电路。ADC32RF45 采样率高达 3GSPS。它可以选择在每个通道中使用双数字下变频器,或者通过旁路访问奈奎斯特全带宽。


TSW40RF80EVM 包括 LMK04828 (...)

特性
  • 采用 JESD204B 接口的射频采样收发器
  • 具有单端输出的 DAC38RF80 双路射频 DAC
  • 具有旁路选项的 ADC32RF45 双路射频 ADC
  • 无 LDO 的电源管理解决方案
  • 板载时钟解决方案;四个不同的 ADC 时钟选项,其中包括 TX PLL 时钟输出
  • 通过 FMC 连接器与 TSW14J56 或 FPGA 开发套件相连
评估板 下载
document-generic 用户指南
2499
说明

TSW40RF82 评估模块 (EVM) 是一种双发双收 (2T2R) 射频采样收发器参考设计。该模块包含 DAC38RF82 双通道射频采样数模转换器 (DAC) 和 ADC32RF45 双通道射频采样模数转换器 (ADC)。

DAC38RF82 采样率高达 9GSPS,采用交流耦合,带有板载 2:1 阻抗变压器的差动输出,可实现平衡至不平衡转换。ADC32RF45 采样率高达 3GSPS。它可以选择在每个通道中使用双数字下变频器,或者通过旁路访问奈奎斯特全带宽。

TSW40RF82EVM 包括 LMK04828 时钟发生器,用于为 DAC PLL 提供参考信号,以及用于生成 JESD204B 协议所需的 SYSREF 信号。还包括 LMX2582 射频合成器,用于为 ADC 提供超低相位噪声时钟解决方案。

TSW40RF82EVM 仅使用直流/直流转换器,可为所需的电源轨提供无 LDO 的高效电源管理解决方案。该设计在符合 FMC 的标准宽度内适用,且与 TI 信号/采集卡解决方案 (TSW14J56) 以及许多 FPGA 开发套件相连。

特性
  • 采用 JESD204B 接口的射频采样收发器
  • 具有差动输出的 DAC38RF82 双路射频 DAC
  • 具有旁路选项的 ADC32RF45 双路射频 ADC
  • 无 LDO 的电源管理解决方案
  • 板载时钟解决方案;四个不同的 ADC 时钟选项,其中包括 TX PLL 时钟输出
  • 通过 FMC 连接器与 TSW14J56 或 FPGA 开发套件相连

设计工具和仿真

仿真模型 下载
SBVM572.ZIP (3 KB) - PSpice Model
仿真模型 下载
SBVM573.ZIP (77 KB) - PSpice Model
仿真工具 下载
PSPICE® for TI design and simulation tool
PSPICE-FOR-TI — PSpice® for TI 可提供帮助评估模拟电路功能的设计和仿真环境。此功能齐全的设计和仿真套件使用 Cadence® 的模拟分析引擎。PSpice for TI 可免费使用,包括业内超大的模型库之一,涵盖我们的模拟和电源产品系列以及精选的模拟行为模型。

借助 PSpice for TI 的设计和仿真环境及其内置的模型库,您可对复杂的混合信号设计进行仿真。创建完整的终端设备设计和原型解决方案,然后再进行布局和制造,可缩短产品上市时间并降低开发成本。 

在 PSpice for TI 设计和仿真工具中,您可以搜索 TI 器件、了解产品系列、打开测试台并对您的设计进行仿真,从而进一步分析选定的器件。您还可对多个 TI 器件进行联合仿真,以更好地展现您的系统。

除了一个完整的预加载模型库之外,您还可以在 PSPICE-FOR-TI 工具中轻松访问 TI 器件的全新技术资料。在您确认找到适合您应用的器件后,可访问 TI store 购买产品。 

借助 PSpice for TI,您可使用合适的工具来满足您在整个设计周期(从电路探索到设计开发和验证)的仿真需求。免费获取、轻松入门。立即下载 PSpice 设计和仿真套件,开始您的设计。

入门

  1. 申请使用 PSPICE-FOR-TI 仿真器
  2. 下载并安装
  3. 观看有关仿真入门的培训
特性
  • 利用 Cadence PSpice 技术
  • 带有一套数字模型的预装库可在最坏情形下进行时序分析
  • 动态更新确保您可以使用全新的器件型号
  • 针对仿真速度进行了优化,且不会降低精度
  • 支持对多个产品进行同步分析
  • 基于 OrCAD Capture 框架,提供对业界广泛使用的原理图捕获和仿真环境的访问权限
  • 可离线使用
  • 在各种工作条件和器件容许范围内验证设计,包括
    • 自动测量和后处理
    • Monte Carlo 分析
    • 最坏情形分析
    • 热分析

参考设计

参考设计 下载
可最大限度提升 12.8GSPS 数据采集系统性能的低噪声电源参考设计
TIDA-01027 — 此参考设计显示了适用于能超过 12.8GSPS 的极高速 DAQ 系统的高效率、低噪声 5 轨电源设计。该电源的直流/直流转换器进行了频率同步和相移,从而使输入电流纹波最小并控制频率成分。此外,它还使用高性能 HotRodTM 封装技术将任何潜在的辐射电磁干扰 (EMI) 降到了最低。
document-generic 原理图 document-generic 用户指南 document-generic 下载英文版本
参考设计 下载
高电流低噪声并行 LDO 参考设计
TIDA-01232 This parallel low-dropout (LDO) reference design showcases the TPS7A85 low-noise LDO linear regulator in a parallel configuration, which is capable of sourcing 3.5 A per LDO or 7 A per board. Additional design flexibility includes the ability to stack this design to meet the current (...)
document-generic 原理图 document-generic 用户指南 document-generic 下载英文版本

CAD/CAE 符号

封装 引脚 下载
VQFN (RGR) 20 了解详情

订购与质量

支持与培训

可获得 TI E2E™ 论坛的工程师技术支持

所有内容均由 TI 和社区网友按“原样”提供,并不构成 TI 规范。参阅使用条款

如果您对质量、包装或订购 TI 产品有疑问,请参阅 TI 支持