2 PRU 功能比较

可编程实时单元 (PRU) 是一款 32 位确定性 RISC 内核。PRU 既能提供 FPGA 的实时特性，又保留了 CPU 的可编程性和较低的复杂性。PRU 专为 I/O 引脚的超低延迟控制而设计 (图 2-1)：

• 单周期执行（5ns，非流水线型 CPU）
• 宽边接口（1024 位数据总线）
• 多核实时处理（5ns 并行同步）
• 双周期中断延迟（10ns 任务切换）
• 双周期仲裁（10ns 自旋锁）

PRU 内置于 TI 的部分处理器和微控制器中。由于 PRU 可以访问器件引脚 (I/O)、事件以及所有相关的 SoC 资源，因此能够：

• 执行高速实时响应：即时数据处理
• 执行专门的数据处理操作，例如计算自定义多项式的 CRC、FFT、FIR、Sin 等……
• 通过位操作实现定制外设接口，例如并行 ADC/DAC 数据采集接口、多通道 ADC SPI 时序、1-Wire 协议、QEP、PWM 和 LVDS
• 分担 SoC CPU 的任务负载：例如处理高速 UART、维护大容量缓冲区，并将数据移交给 Arm 主核心，以确保数据不丢失

PRU 子系统 (图 2-2) 由两个实时内核组成，每个内核的单条指令执行时间固定为 5ns，且不采用指令流水线，从而确保严格确定性的实时性能。每个 PRU 内核都配备专用的指令存储器和数据存储器，并通过共享内存与 Arm 内核协同工作，从而实现灵活的任务负载分配。

该子系统通过 32 位互连总线连接系统资源，并配备专用外设，包括 MII、MDIO、UART、中断控制器、IEP 以及 MPY/MAC 单元；所有这些外设均可直接访问实时内核，以最大限度地降低延迟。

每个 PRU 支持多达 30 路输入和 32 路输出，能够在可预测的时间窗口内对外部事件进行精确监控和响应，因此非常适合工业以太网和定制 I/O 接口等实时应用。