ZHDA316 September 2026 AM623
TI 的 PRU 构成了处理器上实时子系统的基础。如图 4-1 所示,每个 PRU 的运行频率为 200MHz,采用单周期、非流水线执行方式,使 SoC 能够直接、确定性地访问外部 I/O。每个 PRU 都配备专用的指令 RAM 和数据 RAM,因此实时固件运行时不会发生内存争用或出现不可预测的延迟。共享 RAM 区域支持 PRU 内核与 Arm 内核之间进行高效的数据交换。传入的中断通过集成式 INTC 直接发送至 PRU,绕过多层互连路径,从而使响应延迟保持在有界且可预测的范围内。
图 4-1 PRU-ICSS 多协议通信硬件架构