ZHCUDF3 November   2025

 

  1.   1
  2.   说明
  3.   资源
  4.   特性
  5.   应用
  6.   6
  7. 1系统说明
    1. 1.1 主要系统规格
  8. 2系统概述
    1. 2.1 方框图
    2. 2.2 设计注意事项
    3. 2.3 重点产品
      1. 2.3.1 ADS127L21B
      2. 2.3.2 REF81
      3. 2.3.3 REF54
      4. 2.3.4 RES21A
      5. 2.3.5 THP210
      6. 2.3.6 OPA828
  9. 3系统设计原理
    1. 3.1 范围选择
    2. 3.2 线性度和低噪声信号链
    3. 3.3 校准
    4. 3.4 系统设计其他注意事项
  10. 4硬件、软件、测试要求和测试结果
    1. 4.1 硬件说明
      1. 4.1.1 PCB 接口
      2. 4.1.2 输入多路复用器
      3. 4.1.3 增益多路复用器
      4. 4.1.4 电源
      5. 4.1.5 时钟树
    2. 4.2 软件要求
    3. 4.3 测试设置
    4. 4.4 测试结果
      1. 4.4.1 积分非线性度测量
      2. 4.4.2 噪声仿真
      3. 4.4.3 噪声测量
      4. 4.4.4 结语
  11. 5设计和文档支持
    1. 5.1 设计文件
      1. 5.1.1 原理图
      2. 5.1.2 BOM
    2. 5.2 工具
    3. 5.3 文档支持
    4. 5.4 支持资源
    5. 5.5 商标
  12. 6作者简介

4.1.5 时钟树

该参考设计支持三种不同的时钟选项：

  1. PHI 时钟（无外部连接）
  2. 本地时钟（无外部连接）
  3. 外部时钟

跳线 JP4 的默认位置是 2-3，用于将 PHI 数字控制器板时钟路由到 ADS127L21 (U10) 上的 CLK 引脚。若需在没有 PHI 控制器的情况下使用 PCB，请将跳线移动到位置 1–2，将本地时钟直接路由到 ADS127L21。跳线 JP5 上的 2–3 位置可启用 PCB 上的本机 32.768MHz 振荡器 (Y1)，此为与 ADS127L21EVM-PDK-GUI 软件配合使用时所需的默认位置（详见 ADS127L21EVM-PDK 工具页面）。如需使用外部时钟，请将跳线 J5 置于 1-2 位置。使用 CMOS 方波信号，其振幅等于 IOVDD（使用 PHI 板时为 2.5V）且频率在 ADS127L21B 规定范围内。

TIDA-010970 时钟树原理图图 4-6 时钟树原理图