ZHCUDE9 October   2025

 

  1.   1
  2.   说明
  3.   资源
  4.   特性
  5.   应用
  6.   6
  7. 1系统说明
    1. 1.1 主要系统规格
  8. 2系统概述
    1. 2.1 方框图
    2. 2.2 设计注意事项
      1. 2.2.1 音频 DAC 和精密 DAC 之间的差异
      2. 2.2.2 右对齐 I2S 到菊花链 SPI 转换
    3. 2.3 重点产品
      1. 2.3.1 DAC11001
      2. 2.3.2 OPA1656
      3. 2.3.3 OPA1622
      4. 2.3.4 OPA2828
    4. 2.4 系统设计原理
      1. 2.4.1 输出干扰
      2. 2.4.2 精密 DAC 中的采样速率相关性
      3. 2.4.3 系统噪声
      4. 2.4.4 DAC11001A 与 DAC11001B 的比较
  9. 3硬件、软件、测试要求和测试结果
    1. 3.1 硬件要求
      1. 3.1.1 需要外部电源
      2. 3.1.2 跳线定义
      3. 3.1.3 选择 I2S 源
        1. 3.1.3.1 USB I2S 源
        2. 3.1.3.2 SPDIF I2S 源
        3. 3.1.3.3 外部 PSIA I2S 源
    2. 3.2 软件要求
      1. 3.2.1 安装 XMOS USB 2.0 驱动程序
      2. 3.2.2 设置 USB 采样速率
    3. 3.3 测试和结果
      1. 3.3.1 测量总谐波失真和噪声
      2. 3.3.2 THD 和 THD+N 结果
      3. 3.3.3 测量动态范围
      4. 3.3.4 动态范围结果
      5. 3.3.5 测量信噪比
      6. 3.3.6 SNR 结果
  10. 4设计文件
    1. 4.1 原理图
    2. 4.2 物料清单
    3. 4.3 PCB 布局建议
      1. 4.3.1 布局图
    4. 4.4 Altium 工程
    5. 4.5 Gerber 文件
    6. 4.6 装配图
  11. 5相关文档
    1. 5.1 支持资源
    2. 5.2 商标
  12. 6作者简介

2.2.2 右对齐 I2S 到菊花链 SPI 转换

音频器件主要使用集成电路间音频 (I2S) 协议进行通信。I2S 具有位时钟 (BCLK)、左右时钟 (LRCLK) 和数据线。为便于使用，TIDA-060031 采用板载数字逻辑将 24 位、右对齐的 I2S 输入转换为双帧菊花链式 SPI 输出。DAC 设置为菊花链配置。该输出由两个 DAC11001 器件锁存。图 2-2 显示了与所需 SPI 输出重叠的 I2S 输入。

TIDA-060031 I2S 到菊花链 SPI图 2-2 I2S 到菊花链 SPI

在创建 I2S 转 SPI 数字逻辑时，需要克服一些关键设计挑战。

  • SPI 时钟与 I2S 时钟相比反转。
  • I2S 帧中的 8 个最高有效位不用考虑，而 DAC11001 要求该位是 DAC 地址 0x01。这通过 8 位并行负载移位寄存器 SN74LV165APW 实现。
  • DAC11001 的四个最低有效位 (LSB) 不用考虑。这不是大问题，因为 24 位数据在 I2S 中很常见，因此不需要移位。
  • LRCK 为 50% 占空比信号，而 DAC11001 需要一条低电平有效芯片选择线路。LRCLK 会延迟并反转，然后与原始 LRCLK 进行“与”运算，以产生 DAC11001 所需的 CS 高脉冲。
  • 必须生成 LDAC 信号以使 DAC 同时锁存数据。
  • I2S 中的数据值是有符号 24 位整数，而 DAC11001A 需要无符号整数。这意味着必须反转数据值的最高有效位。

TIDA-060031 使用 图 2-3 中所示的逻辑实现了 I2S 到 SPI 转换。

TIDA-060031 I2S 到 SPI 转换的数字逻辑图 2-3 I2S 到 SPI 转换的数字逻辑