ZHCUDE9 October   2025

 

  1.   1
  2.   说明
  3.   资源
  4.   特性
  5.   应用
  6.   6
  7. 1系统说明
    1. 1.1 主要系统规格
  8. 2系统概述
    1. 2.1 方框图
    2. 2.2 设计注意事项
      1. 2.2.1 音频 DAC 和精密 DAC 之间的差异
      2. 2.2.2 右对齐 I2S 到菊花链 SPI 转换
    3. 2.3 重点产品
      1. 2.3.1 DAC11001
      2. 2.3.2 OPA1656
      3. 2.3.3 OPA1622
      4. 2.3.4 OPA2828
    4. 2.4 系统设计原理
      1. 2.4.1 输出干扰
      2. 2.4.2 精密 DAC 中的采样速率相关性
      3. 2.4.3 系统噪声
      4. 2.4.4 DAC11001A 与 DAC11001B 的比较
  9. 3硬件、软件、测试要求和测试结果
    1. 3.1 硬件要求
      1. 3.1.1 需要外部电源
      2. 3.1.2 跳线定义
      3. 3.1.3 选择 I2S 源
        1. 3.1.3.1 USB I2S 源
        2. 3.1.3.2 SPDIF I2S 源
        3. 3.1.3.3 外部 PSIA I2S 源
    2. 3.2 软件要求
      1. 3.2.1 安装 XMOS USB 2.0 驱动程序
      2. 3.2.2 设置 USB 采样速率
    3. 3.3 测试和结果
      1. 3.3.1 测量总谐波失真和噪声
      2. 3.3.2 THD 和 THD+N 结果
      3. 3.3.3 测量动态范围
      4. 3.3.4 动态范围结果
      5. 3.3.5 测量信噪比
      6. 3.3.6 SNR 结果
  10. 4设计文件
    1. 4.1 原理图
    2. 4.2 物料清单
    3. 4.3 PCB 布局建议
      1. 4.3.1 布局图
    4. 4.4 Altium 工程
    5. 4.5 Gerber 文件
    6. 4.6 装配图
  11. 5相关文档
    1. 5.1 支持资源
    2. 5.2 商标
  12. 6作者简介

2.4.2 精密 DAC 中的采样速率相关性

较高的采样速率可通过减少量化噪声来降低 DAC 输出失真。与高速 DAC 和音频 DAC 不同，精密 DAC 的采样速率较低，通常小于 1MSPS。精密 DAC 存在一个阈值，在该点采样速率受到输出稳定时间限制。输出缓冲器必须能够在每次 DAC 代码更新期间稳定下来，以防止输出信号失真。

具有跟踪保持电路的器件在高采样速率方面存在额外的障碍。跟踪保持电路在每次 DAC 更新后都有一定的时间使开关保持断开。如果采样速率超过跟踪保持采样周期，则输出失真。

Δ-Σ 设计具有其他形式的误差平均功能，因此这些 DAC 没有这种跟踪保持限制。