ZHCUCS7 February 2025 MSPM0C1103 , MSPM0C1104 , MSPM0G3507 , MSPM0G3519 , MSPM0L1117 , MSPM0L1306 , MSPM0L2228
NXP 和 MSPM0 系列都使用了 Arm M0+ 32位内核。表 3-1 高层次概述了 MSPM0G、MSPM0L 和 MSPM0C 器件与 NXP 器件中 CPU 之间的一般功能比较。节 3.6.1比较了中断和异常以及它们在每款器件 M0 架构中包含的嵌套矢量中断控制器 (NVIC) 外设中的映射方式。
| 特性 | S32K1xx | KEA128x | KM35x | MSPM0G | MSPM0L | MSPM0C |
|---|---|---|---|---|---|---|
| 架构 | Arm Cortex-M0+ | Arm Cortex-M0+ | Arm Cortex-M0+ | Arm Cortex-M0+ | Arm Cortex-M0+ | Arm Cortex-M0+ |
| 最大 MCLK | 112MHz | 20MHz | 75MHz | 32MHz 至 80MHz | 32MHz | 24MHz |
| CPU 指令缓存 | 高达 4 KB | 否 | 64 位 | 4x64 位行(32 字节) | 2x64 位行(16 字节) | 否 |
| 处理器跟踪功能 | 是,集成微跟踪缓冲器 | 否 | 是,集成微跟踪缓冲器 | 是,集成微跟踪缓冲器 | 否 | 否 |
| 存储器保护单元 (MPU) | 是 | 否 | 是 | 是 | 否 | 否 |
| 系统计时器 (SYSTICK) | 否 | 是 | 否 | 是(24 位) | 是(24 位) | 否 |
| 硬件乘法 | 是 | 是 | 是 | 是 | 是 | 否 |
| 硬件断点/观察点 | 否 | 2/0 | 2/0 | 4/2 | 4/2 | 4/2 |
| 引导例程 | ROM | ROM | ROM | ROM | ROM | ROM |
| 引导加载程序存储器 | 闪存(系统存储器) | ROM | 闪存(系统存储器) | ROM | ROM | 闪存(系统存储器) |
| 引导加载程序接口支持(1)(2) | 适用于所有数据接口 | 适用于所有数据接口 | 适用于所有数据接口 | UART、I2C、 用户可扩展 |
UART、I2C、 用户可扩展 |
用户自定义 |
| DMA | 是 - 16 通道 | 否 | 是 - 4 通道 | 是 - 7 通道 | 是 - 3 通道 | 是 - 1 通道 |