ZHCUBW8A March   2024  – November 2024

 

  1.   1
  2.   说明
  3.   资源
  4.   特性
  5.   应用
  6.   6
  7. 1系统说明
  8. 2系统概述
    1. 2.1 方框图
    2. 2.2 设计注意事项
    3. 2.3 主要产品
      1. 2.3.1 AFE7950-SP
      2. 2.3.2 LMK04832-SEP
      3. 2.3.3 LMX2694-SEP
      4. 2.3.4 TRF0208-SEP
      5. 2.3.5 TPS7H4010-SEP
      6. 2.3.6 TPS73801-SEP
  9. 3硬件、软件、测试要求和测试结果
    1. 3.1 硬件要求
    2. 3.2 软件要求
    3. 3.3 测试设置
    4. 3.4 硬件配置
    5. 3.5 测试程序
      1. 3.5.1 初始 TSW14J56 设置
      2. 3.5.2 参考设计测试过程
    6. 3.6 测试结果
      1. 3.6.1 TXA/B DAC 输出测试结果
      2. 3.6.2 TXC/D DAC 输出测试结果
      3. 3.6.3 RXA/B ADC 测试结果
      4. 3.6.4 RXC/D ADC 测试结果
      5. 3.6.5 FB2 ADC 测试结果
    7. 3.7 备用配置
      1. 3.7.1 内部 AFE7950-SP PLL/VCO
        1. 3.7.1.1 简单方法 - 内部 PLL/VCO
        2. 3.7.1.2 正确方法 - 内部 PLL/VCO
      2. 3.7.2 内部 TCXO 操作
      3. 3.7.3 400MHz 带宽 RX 配置
  10. 4设计和文档支持
    1. 4.1 设计文件
      1. 4.1.1 原理图
      2. 4.1.2 BOM
    2. 4.2 工具
      1. 4.2.1 Latte 命令
      2. 4.2.2 配置文件
        1. 4.2.2.1 Latte 配置文件
        2. 4.2.2.2 LMK/LMX 配置文件
      3. 4.2.3 疑难解答
    3. 4.3 硬件标识信息
      1. 4.3.1 返工修改
      2. 4.3.2 参考设计电路板位置标识
      3. 4.3.3 FMC 接口板位置标识
    4. 4.4 文档支持
    5. 4.5 支持资源
    6. 4.6 商标
  11. 5作者简介
  12. 6修订历史记录

3.7.2 内部 TCXO 操作

默认测试过程概述了在 491.52MHz 下使用外部高质量基准振荡器，该振荡器在旁路模式下由 LMK04832-SEP 进行缓冲或分频。另外，该参考设计具有板载 30.72MHz TCXO。该 TCXO 可以用作 LMK 内部 PLL/VCO 的基准。在使用该方法时，内部 PLL/VCO 锁定到 2949.12MHz。输出信号会进行分频，以便为 AFE、LMX 和 FPGA 提供必要的时钟。

通过在启动 LMK04832 期间执行以下配置文件来实现此方法：

  • LMK04832-SEP： LMK04832-SEP_TICsPro_2949p12M_VCO_30p72_TCXO.tcs

该方法的缺点是，与 Wenzel 振荡器等高质量 TCXO 相比，从 LMK VCO 得出的 AFE 基准信号的相位噪声性能会降低。图 3-9 显示了具有内部 PLL/VCO 时钟的 AFE7950-SP 的性能，其中基准来自 LMK VCO。

TIDA-010260 源自 TCXO 的 LMX 基准的 TXA 输出图 3-9 源自 TCXO 的 LMX 基准的 TXA 输出