ZHCUBW8A March   2024  – November 2024

 

  1.   1
  2.   说明
  3.   资源
  4.   特性
  5.   应用
  6.   6
  7. 1系统说明
  8. 2系统概述
    1. 2.1 方框图
    2. 2.2 设计注意事项
    3. 2.3 主要产品
      1. 2.3.1 AFE7950-SP
      2. 2.3.2 LMK04832-SEP
      3. 2.3.3 LMX2694-SEP
      4. 2.3.4 TRF0208-SEP
      5. 2.3.5 TPS7H4010-SEP
      6. 2.3.6 TPS73801-SEP
  9. 3硬件、软件、测试要求和测试结果
    1. 3.1 硬件要求
    2. 3.2 软件要求
    3. 3.3 测试设置
    4. 3.4 硬件配置
    5. 3.5 测试程序
      1. 3.5.1 初始 TSW14J56 设置
      2. 3.5.2 参考设计测试过程
    6. 3.6 测试结果
      1. 3.6.1 TXA/B DAC 输出测试结果
      2. 3.6.2 TXC/D DAC 输出测试结果
      3. 3.6.3 RXA/B ADC 测试结果
      4. 3.6.4 RXC/D ADC 测试结果
      5. 3.6.5 FB2 ADC 测试结果
    7. 3.7 备用配置
      1. 3.7.1 内部 AFE7950-SP PLL/VCO
        1. 3.7.1.1 简单方法 - 内部 PLL/VCO
        2. 3.7.1.2 正确方法 - 内部 PLL/VCO
      2. 3.7.2 内部 TCXO 操作
      3. 3.7.3 400MHz 带宽 RX 配置
  10. 4设计和文档支持
    1. 4.1 设计文件
      1. 4.1.1 原理图
      2. 4.1.2 BOM
    2. 4.2 工具
      1. 4.2.1 Latte 命令
      2. 4.2.2 配置文件
        1. 4.2.2.1 Latte 配置文件
        2. 4.2.2.2 LMK/LMX 配置文件
      3. 4.2.3 疑难解答
    3. 4.3 硬件标识信息
      1. 4.3.1 返工修改
      2. 4.3.2 参考设计电路板位置标识
      3. 4.3.3 FMC 接口板位置标识
    4. 4.4 文档支持
    5. 4.5 支持资源
    6. 4.6 商标
  11. 5作者简介
  12. 6修订历史记录

2.2 设计注意事项

该设计以 AFE7950-SP 集成式射频采样收发器为中心。LMK04832-SEP 为 LMX2694-SEP 提供了低频基准。LMK04832-SEP 还为 FPGA 提供低频时钟信号，并为 AFE 和 FPGA 提供 SysRef 信号，以支持 JESD204B 数字接口协议。LMX2694-SEP 为 AFE 提供低相位噪声、高频采样时钟。所有接收通道都利用有源平衡-非平衡变压器将单端输入转换为差分输出，以便与 ADC 输入连接。较低频率的发送通道还使用有源平衡-非平衡变压器将差分 DAC 输出转换为单端。高频发送通道使用无源平衡-非平衡变压器将差分转换为单端。由于物理空间分配较小，因此可以使用直流/直流转换器简化适用于大多数电源轨的电源，从而更大限度地减少器件数量并保持更高效率。