ZHCUBI4 October   2023

 

  1.   1
  2.   说明
  3.   开始使用
  4.   特性
  5.   5
  6. 1评估模块概述
    1. 1.1 引言
    2. 1.2 套件内容
    3. 1.3 规格
    4. 1.4 器件信息
  7. 2硬件
    1. 2.1  其他图像
    2. 2.2  关键特性
      1. 2.2.1 处理器
      2. 2.2.2 电源
      3. 2.2.3 存储器
      4. 2.2.4 JTAG/仿真器
      5. 2.2.5 支持接口和外设
      6. 2.2.6 扩展连接器/接头
    3. 2.3  接口映射
    4. 2.4  加电/断电过程
      1. 2.4.1 加电过程
      2. 2.4.2 断电过程
      3. 2.4.3 电源测试点
    5. 2.5  计时
      1. 2.5.1 外设参考时钟
    6. 2.6  复位
    7. 2.7  CSI 接口
    8. 2.8  音频编解码器接口
    9. 2.9  HDMI 显示接口
    10. 2.10 JTAG 接口
    11. 2.11 测试自动化接头
    12. 2.12 UART 接口
    13. 2.13 USB 接口
      1. 2.13.1 USB 2.0 Type-A 接口
      2. 2.13.2 USB 2.0 Type-C 接口
    14. 2.14 存储器接口
      1. 2.14.1 OSPI 接口
      2. 2.14.2 MMC 接口
        1. 2.14.2.1 MMC0 - eMMC 接口
        2. 2.14.2.2 MMC1 – Micro SD 接口
        3. 2.14.2.3 MMC2 - M.2 Key E 接口
      3. 2.14.3 板 ID EEPROM
    15. 2.15 以太网接口
      1. 2.15.1 CPSW 以太网 PHY 1 默认配置
      2. 2.15.2 CPSW 以太网 PHY 2 默认配置
    16. 2.16 GPIO 端口扩展器
    17. 2.17 GPIO 映射
    18. 2.18 OLDI 显示接口
    19. 2.19 电源
      1. 2.19.1 电源要求
      2. 2.19.2 电源输入
      3. 2.19.3 电源
      4. 2.19.4 电源时序
      5. 2.19.5 AM62x SIP SoC 电源
      6. 2.19.6 电流监控
    20. 2.20 EVM 用户设置/配置
      1. 2.20.1 EVM DIP 开关
      2. 2.20.2 引导模式
      3. 2.20.3 用户测试 LED
    21. 2.21 扩展接头
      1. 2.21.1 PRU 连接器
      2. 2.21.2 用户扩展连接器
      3. 2.21.3 MCU 连接器
    22. 2.22 中断
    23. 2.23 I2C 地址映射
  8. 3硬件设计文件
  9. 4合规信息
    1. 4.1 合规性和认证
  10. 5其他信息
    1. 5.1 商标

2.15.1 CPSW 以太网 PHY 1 默认配置

DP83867 的默认配置是通过 PHY 特定引脚上的多个上拉和下拉电阻值确定的。根据安装的阻值，可以使用提供的上拉和下拉选项将每个配置引脚设置为四种模式之一。AM62x SIP SK EVM 采用支持 RGMII 接口的 48 引脚 QFN 封装。

DP83867 PHY 使用基于 Strap 配置电阻器的四级配置，可生成四个不同的电压范围。电阻器与 RX 数据和控制引脚相连，这些引脚通常由 PHY 驱动，是处理器的输入。每种模式的电压范围如下所示：

模式 1 - 0 V 至 0.3 V

模式 2 – 0.462V 至 0.6303V

模式 3 – 0.7425 V 至 0.9372 V

模式 4 – 2.2902 V 至 2.9304 V

所有 Strap 配置引脚均提供了上拉和下拉电阻空间，但 LED_0 除外。LED_0 用于镜像启用，默认情况下设为模式 1，模式 4 不适用，模式 2、模式 3 选项不能满足要求。

AM62x SIP SoC 的 CPSW_RGMII1 端口连接到 DP83867，其配置如下：

PHYADDR：00000

Auto_neg：启用

ANGsel 10/100/1000

RGMII 时钟延迟 Tx：2ns

RGMII 时钟延迟 Rx：2ns