ZHCUB31E november 2013 – june 2023
本节介绍使用具有 LVDS 输入接口的 DAC3152 EVM 进行测试时的图形发生器操作。
从 DAC EVM 到 TSW1400 EVM 的 FPGA 时钟必须为 LVDS 电平。超过 LVDS 电平可能会损坏 TSW1400 FPGA。