ZHCUAU4B April   2019  – March 2023

 

  1.   引言
  2. 1商标
  3. 2设备
    1. 2.1 评估板功能标识摘要
    2. 2.2 所需设备
  4. 3设置过程
    1. 3.1  安装 High-Speed Data Converter (HSDC) Pro 软件
    2. 3.2  安装配置 GUI 软件
    3. 3.3  连接 EVM 和 TSW14J57EVM
    4. 3.4  将电源连接到电路板（关闭）
    5. 3.5  将信号发生器连接到 EVM（在定向之前禁用射频输出）
    6. 3.6  打开 TSW14J57EVM 的电源并连接到 PC
    7. 3.7  打开 ADC12DJ5200RFEVM/SEEVM 的电源并连接到 PC
    8. 3.8  打开信号发生器射频输出
    9. 3.9  打开 ADC12DJ5200RFEVM/SEEVM GUI 并对 ADC 和时钟进行编程
    10. 3.10 校准 EVM 上的 ADC 器件
    11. 3.11 打开 HSDC 软件并将 FPGA 图像加载到 TSW14J57EVM
    12. 3.12 使用 HSDC Pro 软件采集数据
  5. 4器件配置
    1. 4.1 支持的 JESD204C 器件特性
    2. 4.2 选项卡结构
    3. 4.3 底层控件
  6. 5ADC12DJ5200RFEVM/SEEVM 疑难解答
  7. 6参考文献
    1. 6.1 技术参考文档
    2. 6.2 TSW14J57EVM 运行
  8. 7可选 ADC 器件配置的 HSDC Pro 设置
    1. 7.1 更改每多帧的帧数 (K)
    2. 7.2 定制 EVM 实现可选的时钟支持
      1. 7.2.1 外部时钟选项（默认）
      2. 7.2.2 板载时钟选项
      3. 7.2.3 外部参考时钟选项
  9. 8信号路由
    1. 8.1 信号路由
  10.   A 模拟输入
  11.   B 跳线和 LED
    1. 10.1 跳线设置
  12.   B 修订历史记录

7.2.1 外部时钟选项（默认）

默认情况下，EVM 配置为使用外部时钟选项。用户为 ADC 采样时钟（J10 处的 DEVCLK）以及馈入 LMK04828 并用于时钟分配模式的参考时钟（J17 处的 REF CLK）提供外部时钟信号，并提供 FPGA 参考时钟、FPGA SYSREF 信号和 ADC SYSREF 信号。如果需要进行相干采样，则必须使用外部时钟。图 7-1 显示了使用外部时钟选项的方框图。

EVM 可配置为使用外部时钟，步骤如下（请参阅图 7-4）：

  1. 修改硬件：
    1. 移除 R171 和 R174 并安装 C2 和 C3。
    2. 移除 C52 和 C306 并安装 C60 和 C61。
    3. 安装跳线 J13

GUID-E35F8DEE-80BF-482A-8F2E-4C78034B78B5-low.gif图 7-1 ADC12DJ5200RFEVM/SEEVM 时钟系统方框图