3 测试结果与讨论

图 3-1 展示了 1S0P 近似布局下，TPS745（WSON 封装）的最高环境温度与功率耗散间的关系。趋势线的斜率表明 θ_JA 为 169.2 C/W。所收集数据的范围和线性度支持方程式 2 中所述的 LDO 功率耗散与最高工作环境温度之间的预期关系。

图 3-1 TPS745 (WSON) 1S0P 近似布局测试结果

所有封装与布局的同类数据可参见AppendixB。图 3-2 和图 3-3 分别给出了 TPS745 (WSON) 和 TPS7B82-Q1 (TO-252) 的 θ_JA 实测值。在全部五种布局下，这两款封装的热性能呈现出相似趋势。尽管仅连接的铜面积为 0.07in²，但内部断开的布局仍可将 θ_JA 降低近 50%，这表明，即使内层铜箔未直接与 LDO 相连，在内部层增加铜箔也能显著提升热性能。剩下的布局中，随着铜用量和散热过孔数量逐渐增加，θ_JA 会持续下降但降幅渐小，最终最大降幅略超 70%。基于所采集的数据，高效热布局对于 WSON 与 TO-252 封装至关重要。如果布局热效率低下，θ_JA 会显著高于数据手册规定值，进而导致热性能计算更为复杂、最高工作环境温度降低，并可能导致器件寿命与可靠性下降。

图 3-2 TPS745 (WSON) θ_JA 与电路板布局间的关系

图 3-3 TPS7B82-Q1 (TO-252) θ_JA 与电路板布局间的关系

图 3-4 显示了 TLV755P (SOT-23) 的 θ_JA 实测值。SOT-23 封装的 θ_JA 存在差异，原因是该封装无散热焊盘。JEDEC 标准不允许在高 K 热测试板上为没有散热焊盘的封装添加散热过孔。少量热量能够消散到内层和底层，因此 1S0P 近似布局与 JEDEC 高 K 测试板的热模型（数据手册规格即源于此模型）之间的性能非常相似。为避免多种不同布局呈现完全一致的性能，器件下方的内部断开布局中增设了一个散热过孔，用于连接顶层接地走线与底层接地平面。相比之下，JEDEC 高 K 近似布局具有相似的性能，它有两个过孔，将顶部接地走线连接到内部层。尽管 JEDEC 高 K 近似布局中增加了铜箔，但额外增加一个散热过孔所带来的热传导能力提升有限，不足以使 θ_JA 获得显著改善。

与 JEDEC 高 K 近似板相比，热增强型和热饱和型板的 θ_JA 减少了约 33%，明显大于 TPS745 和 TPS7B82-Q1 在相同对比条件下的降幅。这是因为 SOT-23 封装中没有散热焊盘。热增强型和热饱和型布局是唯一在顶层包含铜平面的布局。该封装因无散热焊盘，大部分热量需通过顶层散发。因此，在顶层设置铜平面的散热效果更为显著。此外，热增强型封装和热饱和封装中增设的散热过孔，是热量传导至内层与底层的唯一途径。相比之下，TPS745 和 TPS7B82-Q1 的布局在散热焊盘正下方已设有散热过孔，因此额外增加散热过孔的效果会有所减弱。

图 3-4 TLV755P (SOT-23) θ_JA 与电路板布局间的关系

图 3-5 比较了 PCB 布局与封装类型的有效性。有效性以 θ_JA 的降低百分比来衡量。由方程式 3 的计算结果可知，根据封装类型的不同，高效热布局可使数据手册中规定的 θ_JA 降低 32% 至 55%。数据表中规定的 θ_JA 可用于对 LDO 的结温升高值进行保守估算。但参考方程式 2 可知，使用高效散热的布局后，结温的实际升高值可降低 32% 至 55%。考虑到这一改善效果，设计时可选择更高的工作环境温度、更高的功耗水平或二者的某种组合。通过方程式 4 与 1S0P 近似布局进行比较，可以看出采用高效散热型布局的重要性。与这种最差情况布局相比，高效热布局的实测 θ_JA 降至前者的 1/4。

方程式 3.

方程式 4.

图 3-5 各器件的 θ_JA 降低情况

图 3-6 使用方程式 5 对图 3-2、图 3-3 和图 3-4 中的结果相对于数据手册规格进行了归一化处理。

方程式 5.

该图汇总了三种封装的采集数据，以阐明本研究的重要结论。首先，PCB 铜含量与 θ_JA 之间呈反比关系，且随着铜含量增加，这种反比关系会逐渐趋于饱和。无论采用何种封装，均可观察到这一关系。如 1S0P 近似布局与内部断开布局之间的显著下降所示，这表明铜箔无需与 LDO 直接连接，即可改善热性能。在器件周围增设散热过孔可为 LDO 产生的热量提供更多传导至内层与底层的路径，从而同样能改善热性能。对于 SOT-23 这类无专用散热焊盘的封装，此类散热过孔尤为重要。然而，从热增强型布局和热饱和型布局之间改善幅度极小可看出，额外散热过孔对 θ_JA 的改善会趋于饱和。

图 3-6 每个器件的归一化 θ_JA 与电路板布局间的关系