图 3-1 展示了设计示例中使用的传输线路模型。PCB 传输线路的阻抗由走线宽度、走线厚度、基板高度、走线与覆铜间隙、PCB 介电常数 (Dk) 和走线上方涂层的相互作用决定。

• 走线宽度：更宽的走线会增加信号走线和参考平面之间的电容耦合，进而降低阻抗。
• 走线厚度：更厚的走线会增加与参考平面的电容耦合，这会略微降低阻抗。
• 基板高度：更薄的电介质层（信号走线与参考平面之间的距离更小）会增加电容耦合，进而降低阻抗。
• 走线与覆铜间隙（接地带间距）：走线与相邻覆铜的间距减小，与邻近覆铜的边缘电容耦合就会增加。这会增加寄生电容，进而降低阻抗。
• PCB 介电常数 (Dk)：较高的介电常数会增加走线和参考平面之间的电容，进而降低阻抗。
• 阻焊层和焊锡涂层：阻焊层和焊锡涂层会在信号走线上增加一层电介质。这会增加走线附近的有效介电常数 (Dk) 并降低阻抗。

要获得一致的 50Ω 传输线路阻抗：

• 确保整个信号路径上的走线宽度和间距一致。
• 在 PCB 制造中，由于固有的蚀刻系数，蚀刻铜走线会出现畸变和不规则的矩形截面。最终截面呈梯形结构。在此设计示例中，上部走线宽度为 5.3mil，而下部宽度为 6.3mil。请让这些几何尺寸与 PCB 制造商的工艺能力保持一致。

关于传输线路阻抗的核心建议：

• 使用阻抗计算器确定最大阻抗参数
• 考虑到间距的影响，较小的走线与覆铜间距可以将阻抗降低 2Ω 到 3Ω
• 考虑到阻焊层的影响，阻焊层可以将走线上的阻抗降低 2Ω 到 3Ω
• 将所制造 PCB 的阻抗控制保持在 50Ω ± 5% 范围内