在高速信号设计中，需要采用适当的 PCB 布局才能实现最佳的信号完整性。通用指南侧重于控制信号反射、衰减和串扰。

• 反射控制：
  • 由阻抗不连续性（例如过孔、连接器、走线宽度变化）引起
  • 信号反射会降低回波损耗 (S11)
  • 需要在整个信号路径上保持一致的 50Ω 单端阻抗
• 衰减控制：
  • 由 PCB 基板中的导体电阻和电介质损耗引起
  • 衰减会降低信号振幅和边沿锐度，进而降低插入损耗 (S21)
  • 使用低损耗电介质 PCB 材料或缩短走线长度，以更大限度地减少衰减
• 串扰控制：
  • 由相邻信号走线之间的电磁耦合引起
  • 串扰会引起噪声、计时抖动和逻辑误差
  • 增加高速走线之间的间距，并添加接地屏蔽，以更大限度地减少串扰

由于反射控制是最具挑战性的方面，因此本应用手册对关键因素和设计变量进行了分析和优化，以便通过仿真实现更好的反射性能。这有助于设计人员解决由电容器贴装焊盘、ESD 二极管寄生电容、信号过孔和穿孔连接器引起的回波损耗下降问题。下面的列表着重介绍了优化要点：

• 传输线路阻抗控制：
  • 维持 50Ω 单端布线，将阻抗控制在 ±5%
  • 确保高速走线上方或下方的参考平面完整
  • 将高速走线作为顶层或底层的微带线进行布线，以避免出现任何残桩

• 下面列出了元件级别的阻抗控制：
  • 交流耦合电容器贴装焊盘
  • ESD 二极管贴装焊盘和固有寄生电容
  • 穿孔连接器封装

• 穿孔信号过孔的阻抗控制：
  • 尽量减少信号过孔数量，消除过孔残桩
  • 优化信号过孔反焊盘并添加接地过渡过孔，以更大限度地降低阻抗不连续性

总之，高速串行器/解串器布线的关键原则是精密控制阻抗。这需要在整个信号路径上保持一致的 50Ω 阻抗分布，即使走线通过过孔换层或穿过 ESD 二极管或电容器区域。

下一节将详细分析所有这些优化要点。其中提供了设计模型、回波损耗与时域反射 (TDR) 阻抗仿真结果，以及优化 PCB S 参数的可落地的布局设计建议。