ZHCAFB0 May   2025 TAC5212

 

  1.   1
  2.   摘要
  3.   商标
  4. 1简介
  5. 2录音路径混频器
    1. 2.1 主要 ASI 混频器
      1. 2.1.1 混频器系数的 Q-31 格式
      2. 2.1.2 录音路径主要 ASI 混频器：示例
    2. 2.2 辅助 ASI 混频器
      1. 2.2.1 录音路径辅助 ASI 混频器 - 示例
    3. 2.3 ADC 至 DAC 环回混频器
    4. 2.4 DOUT 上的 TDM 传输
  6. 3回放路径混频器
    1. 3.1 主要 ASI 混频器
      1. 3.1.1 混频器系数的 Q-16 格式
      2. 3.1.2 回放路径主要 ASI 混频器 - 示例
    2. 3.2 辅助 ASI 混频器
      1. 3.2.1 回放路径辅助 ASI 混频器 - 示例
    3. 3.3 回放路径侧链混频器
      1. 3.3.1 回放路径侧链 - 示例
  7. 4应用：用于提高 TAC5212 动态范围的 ADC 通道求和
  8. 5应用：TAC5412-Q1 中的模拟输入转模拟输出信号流
  9. 6总结
  10. 7参考资料

3.3 回放路径侧链混频器

如图 3-6 所示，侧链 (SC) 混频器混合了以下信号：

  1. 来自 4 路回放通道信号链的数字双二阶滤波器的输出。
  2. 两个 ADC 至 DAC 环回混频器的输出 (A2D_LBx)
  3. 内置信号发生器 SG1 和 SG2。

如 TAx5x1x 器件的音调生成和应用模式 所示，信号发生器的输出振幅由各自的侧链混频器系数决定。将这些特定系数编程为高于 1 会导致数据溢出和饱和。

侧链混频器图 3-6 侧链混频器

SC 混频器的输出信号被发送到信号链中的通道限制器/校准/数字音量控制块。

系数 [ax、bx、cx、dx] 被编程为 16 位整数，并写入表 3-3 中所述第 17 页寄存器。这些系数以节 3.1.1 中所述的 2.14 格式编写。

表 3-3 第 17 页 SC 混频器的寄存器
寄存器地址寄存器寄存器说明复位值
0x58SC_DAC_MIX_ADCLB_CH1_RDAC_MIX_BYT1[7:0]SC DAC 混频器，ADC 环回 CH1 至 RDAC 系数字节[15:8]0x00
0x59SC_DAC_MIX_ADCLB_CH1_RDAC_MIX_BYT2[7:0]SC DAC 混频器，ADC 环回 CH1 至 RDAC 系数字节[7:0]0x00
0x5ASC_DAC_MIX_ADCLB_CH1_LDAC_MIX_BYT1[7:0]SC DAC 混频器，ADC 环回 CH1 至 LDAC 系数字节[15:8]0x00
0x5BSC_DAC_MIX_ADCLB_CH1_LDAC_MIX_BYT2[7:0]SC DAC 混频器，ADC 环回 CH1 至 LDAC 系数字节[7:0]0x00
0x5CSC_DAC_MIX_ADCLB_CH1_RDAC2_MIX_BYT1[7:0]SC DAC 混频器，ADC 环回 CH1 至 RDAC2 系数字节[15:8]0x00
0x5DSC_DAC_MIX_ADCLB_CH1_RDAC2_MIX_BYT2[7:0]SC DAC 混频器，ADC 环回 CH1 至 RDAC2 系数字节[7:0]0x00
0x5ESC_DAC_MIX_ADCLB_CH1_LDAC2_MIX_BYT1[7:0]SC DAC 混频器，ADC 环回 CH1 至 LDAC2 系数字节[15:8]0x00
0x5FSC_DAC_MIX_ADCLB_CH1_LDAC2_MIX_BYT2[7:0]SC DAC 混频器，ADC 环回 CH1 至 LDAC2 系数字节[7:0]0x00
0x60SC_DAC_MIX_ADCLB_CH2_RDAC_MIX_BYT1[7:0]SC DAC 混频器，ADC 环回 CH2 至 RDAC 系数字节[15:8]0x00
0x61SC_DAC_MIX_ADCLB_CH2_RDAC_MIX_BYT2[7:0]SC DAC 混频器，ADC 环回 CH2 至 RDAC 系数字节[7:0]0x00
0x62SC_DAC_MIX_ADCLB_CH2_LDAC_MIX_BYT1[7:0]SC DAC 混频器，ADC 环回 CH2 至 LDAC 系数字节[15:8]0x00
0x63SC_DAC_MIX_ADCLB_CH2_LDAC_MIX_BYT2[7:0]SC DAC 混频器，ADC 环回 CH2 至 LDAC 系数字节[7:0]0x00
0x64SC_DAC_MIX_ADCLB_CH2_RDAC2_MIX_BYT1[7:0]SC DAC 混频器，ADC 环回 CH2 至 RDAC2 系数字节[15:8]0x00
0x65SC_DAC_MIX_ADCLB_CH2_RDAC2_MIX_BYT2[7:0]SC DAC 混频器，ADC 环回 CH2 至 RDAC2 系数字节[7:0]0x00
0x66SC_DAC_MIX_ADCLB_CH2_LDAC2_MIX_BYT1[7:0]SC DAC 混频器，ADC 环回 CH2 至 LDAC2 系数字节[15:8]0x00
0x67SC_DAC_MIX_ADCLB_CH2_LDAC2_MIX_BYT2[7:0]SC DAC 混频器，ADC 环回 CH2 至 LDAC2 系数字节[7:0]0x00
0x68SC_DAC_MIX_SIGGEN_CH1_RDAC_MIX_BYT1[7:0]SC DAC 混频器，信号发生器 CH1 至 RDAC 系数字节[15:8]0x00
0x69SC_DAC_MIX_SIGGEN_CH1_RDAC_MIX_BYT2[7:0]SC DAC 混频器，信号发生器 CH1 至 RDAC 系数字节[7:0]0x00
0x6ASC_DAC_MIX_SIGGEN_CH1_LDAC_MIX_BYT1[7:0]SC DAC 混频器，信号发生器 CH1 至 LDAC 系数字节[15:8]0x00
0x6BSC_DAC_MIX_SIGGEN_CH1_LDAC_MIX_BYT2[7:0]SC DAC 混频器，信号发生器 CH1 至 LDAC 系数字节[7:0]0x00
0x6CSC_DAC_MIX_SIGGEN_CH1_RDAC2_MIX_BYT1[7:0]SC DAC 混频器，信号发生器 CH1 至 RDAC2 系数字节[15:8]0x00
0x6DSC_DAC_MIX_SIGGEN_CH1_RDAC2_MIX_BYT2[7:0]SC DAC 混频器，信号发生器 CH1 至 RDAC2 系数字节[7:0]0x00
0x6ESC_DAC_MIX_SIGGEN_CH1_LDAC2_MIX_BYT1[7:0]SC DAC 混频器，信号发生器 CH1 至 LDAC2 系数字节[15:8]0x00
0x6FSC_DAC_MIX_SIGGEN_CH1_LDAC2_MIX_BYT2[7:0]SC DAC 混频器，信号发生器 CH1 至 LDAC2 系数字节[7:0]0x00
0x70SC_DAC_MIX_SIGGEN_CH2_RDAC_MIX_BYT1[7:0]SC DAC 混频器，信号发生器 CH2 至 RDAC 系数字节[15:8]0x00
0x71SC_DAC_MIX_SIGGEN_CH2_RDAC_MIX_BYT2[7:0]SC DAC 混频器，信号发生器 CH2 至 RDAC 系数字节[7:0]0x00
0x72SC_DAC_MIX_SIGGEN_CH2_LDAC_MIX_BYT1[7:0]SC DAC 混频器，信号发生器 CH2 至 LDAC 系数字节[15:8]0x00
0x73SC_DAC_MIX_SIGGEN_CH2_LDAC_MIX_BYT2[7:0]SC DAC 混频器，信号发生器 CH2 至 LDAC 系数字节[7:0]0x00
0x74SC_DAC_MIX_SIGGEN_CH2_RDAC2_MIX_BYT1[7:0]SC DAC 混频器，信号发生器 CH2 至 RDAC2 系数字节[15:8]0x00
0x75SC_DAC_MIX_SIGGEN_CH2_RDAC2_MIX_BYT2[7:0]SC DAC 混频器，信号发生器 CH2 至 RDAC2 系数字节[7:0]0x00
0x76SC_DAC_MIX_SIGGEN_CH2_LDAC2_MIX_BYT1[7:0]SC DAC 混频器，信号发生器 CH2 至 LDAC2 系数字节[15:8]0x00
0x77SC_DAC_MIX_SIGGEN_CH2_LDAC2_MIX_BYT2[7:0]SC DAC 混频器，信号发生器 CH2 至 LDAC2 系数字节[7:0]0x00