由于 CC1312PSIP [4.1] 将所有元件都集成在封装中，CC1312PSIP 的布线要求得到了简化，因而可以构建 2 层 PCB 设计而非 4 层 PCB 设计，以便节省 PCB 成本。

由于 PCB 只有 2 层，因此更多的 IO 布线本质上会减少 PCB 上的 GND 数量。与 4 层设计相比，2 层设计不仅减小了 GND 平面，也减轻了法拉第笼效应。

图 3-5 展示了 2 层 PCB 设计的顶层，而图 3-6 展示了 2 层 PCB 设计的底层。尽管只有两层，仍然试图维持法拉第笼的概念。与 4 层设计相比，2 层设计更具挑战性，因为该设计具有更高的要求，必须遵循良好的射频布局概念。如果终端产品未遵循良好的射频布局做法，则会增加非故意辐射发射，这可能导致认证测试实验室在证明意外辐射水平处于监管限制范围内时失败。

图 3-5 所示的顶层是包含主布线层的元件层。图 3-6 所示的底层用于次要布线，主要是 GND 平面层。底层（主要是 GND 层）对于法拉第笼效应很重要，对于天线保持尽可能大的 GND 平面也很重要。

较小的 GND 平面自然会降低天线效率和带宽。正是因为这一原因以及其他因素，在该层上必须尽可能减少布线以便在 GND 平面尺寸远小于四分之一波的情况下保持高效的天线。915MHz 频率下的四分之一波为 8.2cm，因此小于该距离的 GND 平面会降低效率和带宽。为了获得出色的天线效率，天线必须“看到”尽可能大的 GND 层。如果 GND 平面由于布线而实际进行了分频，天线效率会降低。

图 3-7 展示了 CC1312PSIP 正下方 2 层 PCB 设计的顶层和底层。GND 过孔以及 GND 过孔之间的距离对于在仅采用 2 层设计时保持良好的法拉第笼效应至关重要。

进行 2 层设计时，需要在该设计的射频布局阶段更加谨慎。如果没有良好的 GND 平面或没有使用足够的 GND 过孔，该设计将增加发射。如果存在不确定性或无法遵循先前的准则，则可以使用 4 层设计。