ZHCAEF9 September   2024 CC1312PSIP

 

  1.   1
  2.   摘要
  3.   商标
  4. 1引言
    1. 1.1 射频功能和频率范围
    2. 1.2 LP-EM-CC1312PSIP
  5. 2软件 - 经认证的 PHY
    1. 2.1 14dBm Tx 和 Rx 端口
      1. 2.1.1 WB-DSSS
      2. 2.1.2 TI 15.4
      3. 2.1.3 PowerG PHY
      4. 2.1.4 mioty PHY
      5. 2.1.5 WiSun PHY
    2. 2.2 20dBm Tx 端口
      1. 2.2.1 WB-DSSS PHY
      2. 2.2.2 TI 15.4 PHY
      3. 2.2.3 PowerG PHY
      4. 2.2.4 mioty PHY
      5. 2.2.5 Wi-SUN PHY
  6. 3硬件
    1. 3.1 建议布局
      1. 3.1.1 4 层设计
      2. 3.1.2 2 层设计
      3. 3.1.3 GND 过孔
      4. 3.1.4 最大布线长度
    2. 3.2 天线
      1. 3.2.1 经认证的天线
      2. 3.2.2 交叉链接经认证的天线
    3. 3.3 重用 FCC ID 和 IC
      1. 3.3.1 提供给 TCB 的文档
      2. 3.3.2 许可变更政策
        1. 3.3.2.1 1 类许可变更 (C1PC)
        2. 3.3.2.2 2 类许可变更 (C2PC)
        3. 3.3.2.3 3 类许可变更 (C3PC)
      3. 3.3.3 FCC ID 或 IC 的变更
      4. 3.3.4 重用 FCC ID 和 IC 认证的分步操作
    4. 3.4 建议的生产测试
  7. 4参考资料

1 引言

SimpleLink™ CC1312PSIP [4.1] 器件是一款经过射频认证的 System-in-Package (SiP) Sub-1GHz 无线模块，支持 Wi-SUN®、无线 M-Bus、IEEE 802.15.4、支持 IPv6 的智能对象 (6LoWPAN)、mioty、专有系统，包括 TI 15.4-Stack。CC1312PSIP 微控制器 (MCU) 基于 Arm® Cortex® M4F 主处理器，并针对电网基础设施、楼宇自动化、零售自动化和医疗应用中的低功耗无线通信和高级传感进行了优化。

在采用 RTC 并保留 80KB RAM 时，CC1312PSIP [4.1] 具有 0.9μA 的低待机电流。除了 Cortex® M4F 主处理器，该器件还具有能够实现快速唤醒功能的自主式超低功耗传感器控制器 CPU。例如，传感器控制器能够在平均 1µA 的系统电流下进行频率为 1Hz 的 ADC 采样。

CC1312PSIP [4.1] 具有低软错误率 (SER) 时基故障 (FIT)，可延长运行寿命。SRAM 奇偶校验功能始终开启，可更大程度地降低因潜在辐射事件导致的损坏风险。许多客户对产品生命周期的要求为 10 至 15 年或者更久，为了达到这一目标，TI 制定了产品生命周期政策，对产品的寿命和供货连续性作出承诺，包括为 SIP 中的关键元件提供双重货源。

CC1312PSIP [4.1] 器件是 SimpleLink MCU 平台的一部分，包括 Wi-Fi™、低功耗 Bluetooth®、Thread、Zigbee™、Wi-SUN、Amazon Sidewalk、mioty、Sub-1GHz MCU 和主机 MCU。CC1312PSIP [4.1] 是一个产品系列的一部分，其中包括引脚兼容的 2.4GHz SIP，使无线产品可以轻松适应多种通信标准。常见的 SimpleLink Low Power F2 SDK 和 SysConfig 系统配置工具支持产品系列中不同器件之间的迁移。该 SDK 随附了丰富的软件栈、应用示例和 SimpleLink Academy 培训课程。

通过利用 3D 组装封装，将 SMD 元件放置在 CC1312PSIP [4.1] 层压板上，然后将芯片裸片直接放置在上面，使封装体积得到充分利用。CC1312PSIP 的方框图请参见图 1-1。通过构建两个集成无源器件 (IPC)，射频滤波部分已从 25 个元件减少为两个单一元件。一个 IPC 用于 14dBm Tx/Rx 端口，另一个用于 20dBm Tx 端口。因此，得到的最终封装尺寸为 7mm x 7mm，使所有元件完全集成在其中。

CC1312PSIP 方框图图 1-1 CC1312PSIP 方框图
采用 QFN 芯片组的传统设计图 1-2 采用 QFN 芯片组的传统设计

采用图 1-2 所示的传统设计时，PCB 占位面积约为 324mm2 (18mm x 18mm)；采用 CC1312PSIP [4.1] 时，此面积减小到仅为 49mm2 (7mm x 7mm)。所以，尺寸减小了 85%。

除了尺寸减小之外，完全认证的 PHY 和 FCC/IC 模块化认证也让用户可以选择直接重用该认证。此外，还有一些新功能，例如 SW-TCXO 可以提供 TCXO 精度。