ZHCADV7A August   2016  – March 2024 DP83822H , DP83822HF , DP83822I , DP83822IF , DP83825I , DP83826E , DP83826I , DP83867CR , DP83867CS , DP83867E , DP83867IR , DP83867IS , DP83869HM

 

  1.   1
  2.   DP838xx 局域网唤醒
  3.   商标
  4. 1引言
  5. 2局域网唤醒
    1. 2.1 WoL - 工作原理
      1. 2.1.1 魔术包检测
      2. 2.1.2 具有安全唤醒功能的魔术包检测
      3. 2.1.3 自定义模式检测
      4. 2.1.4 WoL - 实现机制
    2. 2.2 WoL - 实现
      1. 2.2.1 魔术包检测 - 实现
        1. 2.2.1.1 示例 1 – LED_1 上的脉冲模式指示 (DP83822)
        2. 2.2.1.2 示例 2 – COL 上的电平变化模式指示 (DP83822)
        3. 2.2.1.3 示例 3 – GPIO_1 上的脉冲模式指示 (DP83867)
      2. 2.2.2 具有安全唤醒功能的魔术包检测 - 实现
        1. 2.2.2.1 示例 1 – COL 上的脉冲模式指示（带安全唤醒功能）(DP83822)
        2. 2.2.2.2 示例 2 – RX_D3 上的电平变化模式指示（具有安全唤醒功能）(DP83822)
        3. 2.2.2.3 示例 3 – GPIO_1 上的脉冲模式指示 (DP83869)
      3. 2.2.3 自定义模式检测 - 实现
        1. 2.2.3.1 示例 1 – COL 上的脉冲模式指示（使用字节掩码）(DP83822)
        2. 2.2.3.2 示例 2 – GPIO_0 上的脉冲模式指示（使用字节掩码）(DP83867)
  6. 3总结
  7. 4修订历史记录

2.1.4 WoL - 实现机制

当 PHY 正确接收到相应的 WoL 模式帧后，PHY 生成的触发器具有可配置性。系统设计可以选择将触发器设置为脉冲波形（长达 125MHz 时钟的 8、16、32 或 64 个周期）或者设置为可锁存电平变化，从而使 PHY 产生高电平 信号。此信号的锁存只能通过写入一个字段来清除。

在图 2-2 中，PHY 设置为输出时长为 256.3ns 的脉冲。这相当于 125MHz 波形的 32 个周期。

GUID-20240227-SS0I-1ZFH-WXKS-2TWMKDVRMBTV-low.svg图 2-2 WoL 实现机制 - 32 个时钟周期

在图 2-3 中，PHY 设置为输出时长为 512.4ns 的脉冲。这相当于 125MHz 波形的 64 个周期。

GUID-20240227-SS0I-MWSJ-WSDN-DDRLNNRBZ2CX-low.svg图 2-3 WoL 实现机制 - 64 个时钟周期

在图 2-4 中，PHY 设置为在收到相应帧时出现电平变化。该电平变化为高电平有效，只能通过对 WoL 配置寄存器进行寄存器写入来清除。

GUID-20240227-SS0I-4MFC-FRXT-GBWR6T1R1PM7-low.svg图 2-4 WoL 实现机制 - 电平