ZHCADI5A December   2023  – August 2025 DP83869HM

 

  1.   1
  2.   摘要
  3.   商标
  4. 1DP83869 应用概述
  5. 2排查应用问题
    1. 2.1 原理图和布局检查清单
    2. 2.2 器件运行状况检查
      1. 2.2.1 电压检查
      2. 2.2.2 探测 RESET_N 信号
      3. 2.2.3 探测 RBIAS
      4. 2.2.4 探测 XI 时钟
      5. 2.2.5 在初始化期间探测搭接引脚
        1. 2.2.5.1 配置正确的运行模式
      6. 2.2.6 探测串行管理接口(MDC、MDIO)
        1. 2.2.6.1 读取并检查寄存器值
    3. 2.3 MDI 运行状况检查
      1. 2.3.1 磁性元件
      2. 2.3.2 探测 MDI 信号
      3. 2.3.3 检查链路质量
        1. 2.3.3.1 提高短电缆链路裕度
        2. 2.3.3.2 提高通道间链路裕度
      4. 2.3.4 合规性
    4. 2.4 MII 运行状况检查
      1. 2.4.1 MII 检查
      2. 2.4.2 RGMII 检查
      3. 2.4.3 SGMII 检查
    5. 2.5 环回和 PRBS
      1. 2.5.1 环回模式
      2. 2.5.2 通过 MAC 发送和接收数据包
      3. 2.5.3 通过 BIST 发送和接收数据包
  6. 3澄清了运行模式
    1. 3.1 桥接模式
    2. 3.2 光纤配置
      1. 3.2.1 光纤寄存器
      2. 3.2.2 介质转换器 LED 行为
  7. 4工具和参考
    1. 4.1 扩展寄存器访问
      1. 4.1.1 读取(无后增量)操作
      2. 4.1.2 写入(无后增量)操作
    2. 4.2 Linux 上的软件和驱动程序调试
      1. 4.2.1 普通端子输出
  8. 5总结
  9. 6参考资料
  10. 7修订历史记录

RGMII 检查

简化版千兆位介质独立接口 (RGMII) 是一种 4 位宽数据接口,支持 PHY 和 MAC 之间最高 1000Mbps 的通信。RGMII 模式可以通过将 OPMODE[2:0] 引脚搭接至低电平或通过将“000”写入寄存器 0x01DF[2:0] 来启用。

RGMII 信号具体汇总如下:

表 2-11 RGMII 信号
功能 引脚
数据信号 TX_D[3:0]
RX_D[3:0]
发送和接收信号 TX_CTRL
RX_CTRL
DP83869HM RGMII 信令图 2-15 RGMII 信令

参考本节中的波形,验证移位和对齐模式下 RGMII 的预期 MAC 数据和时钟信号。要捕获数据和时钟信号,请在靠近接收器端的位置进行测量。要选择正确的延迟模式,请注意以下要求:

表 2-12 选择正确的 RGMII 延迟模式
如果 MAC 的配置为:所需的 PHY 配置
TX 端的 RGMII 对齐模式TX 端的 RGMII 移位模式
RX 端的 RGMII 对齐模式RX 端的 RGMII 移位模式
TX 端的 RGMII 移位模式TX 端的 RGMII 对齐模式
RX 端的 RGMII 移位模式RX 端的 RGMII 对齐模式

RX_D[3:0] 数据与 RX_CLK 对齐

对于在 RX 对齐模式下设置为 10/100Mbps 的 PHY,探测 MAC 端的时钟和数据信号,并与下图的参考波形进行比较。

DP83869HM 10Mbps 数据与 RX_CLK 对齐图 2-16 10Mbps 数据与 RX_CLK 对齐

验证时钟 (C2) 的频率是否为 2.5MHz,以及在时钟的上升沿对数据 (C1) 进行采样。

DP83869HM 100Mbps 数据与 RX_CLK 对齐图 2-17 100Mbps 数据与 RX_CLK 对齐

验证时钟 (C2) 的频率是否为 25MHz,以及在时钟的上升沿对数据 (C1) 进行采样。

DP83869HM 对齐模式下的 10Mbps 数据和时钟延迟图 2-18 对齐模式下的 10Mbps 数据和时钟延迟

验证对齐模式下时钟和数据之间的延迟是否小于 500ps。

移位模式下的 RX_D[3:0] 数据和 RX_CLK

对于在 RX 移位模式 (0x32) 下设置为 10/100Mbps 的 PHY,探测 MAC 端的时钟和数据信号,并与下面的参考波形进行比较。

DP83869HM 移位模式下的 10Mbps 数据和 RX_CLK(4ns 编程延迟)图 2-19 移位模式下的 10Mbps 数据和 RX_CLK(4ns 编程延迟)

验证移位模式下时钟和数据之间的延迟是否大于 1ns。编程的延迟是相对于时钟在对齐模式下的初始位置。在设置移位模式之前和之后测量时钟位置的差值将得到一个更接近编程延迟的值。

移位和对齐模式下为 TX_D[3:0] 和 TX_CLK

对于在 TX 移位或对齐模式下设置的 PHY,探测 PHY 端的数据和时钟信号,并验证是否满足以下时序要求:

表 2-13 RGMII 时序
参数最小值标称值最大值单位
TskewT数据到时钟输出偏斜
(在变送器处)
-5000500ps
TskewR数据到时钟输入偏斜
(在接收器处)
11.82.6ns
TsetupT数据到时钟输出设置
(在变送器处 – 内部延迟)
1.22ns
TholdT时钟到数据输出保持
(在变送器处 - 内部延迟)
1.22ns
TsetupR数据到时钟输入设置
(在接收器处 – 内部延迟)
12ns
TholdR时钟到数据输入保持
(在接收器处 - 内部延迟)
12ns
Tcyc时钟周期时长7.288.8ns
Duty_G千兆位的占空比455055%
Duty_T10/100T 的占空比405060%
TR上升时间(20% 至 80%)0.75ns
TF下降时间(20% 至 80%)0.75ns