ZHCADI5A December   2023  – August 2025 DP83869HM

 

  1.   1
  2.   摘要
  3.   商标
  4. 1DP83869 应用概述
  5. 2排查应用问题
    1. 2.1 原理图和布局检查清单
    2. 2.2 器件运行状况检查
      1. 2.2.1 电压检查
      2. 2.2.2 探测 RESET_N 信号
      3. 2.2.3 探测 RBIAS
      4. 2.2.4 探测 XI 时钟
      5. 2.2.5 在初始化期间探测搭接引脚
        1. 2.2.5.1 配置正确的运行模式
      6. 2.2.6 探测串行管理接口（MDC、MDIO）
        1. 2.2.6.1 读取并检查寄存器值
    3. 2.3 MDI 运行状况检查
      1. 2.3.1 磁性元件
      2. 2.3.2 探测 MDI 信号
      3. 2.3.3 检查链路质量
        1. 2.3.3.1 提高短电缆链路裕度
        2. 2.3.3.2 提高通道间链路裕度
      4. 2.3.4 合规性
    4. 2.4 MII 运行状况检查
      1. 2.4.1 MII 检查
      2. 2.4.2 RGMII 检查
      3. 2.4.3 SGMII 检查
    5. 2.5 环回和 PRBS
      1. 2.5.1 环回模式
      2. 2.5.2 通过 MAC 发送和接收数据包
      3. 2.5.3 通过 BIST 发送和接收数据包
  6. 3澄清了运行模式
    1. 3.1 桥接模式
    2. 3.2 光纤配置
      1. 3.2.1 光纤寄存器
      2. 3.2.2 介质转换器 LED 行为
  7. 4工具和参考
    1. 4.1 扩展寄存器访问
      1. 4.1.1 读取（无后增量）操作
      2. 4.1.2 写入（无后增量）操作
    2. 4.2 Linux 上的软件和驱动程序调试
      1. 4.2.1 普通端子输出
  8. 5总结
  9. 6参考资料
  10. 7修订历史记录

2.3.3.1 提高短电缆链路裕度

如果 DP83869 在短电缆长度为 1m 或更短时遇到链路质量问题，请考虑以下部分。

PHY 的数字信号处理 (DSP) 模块可能会在长度较短时收敛到不理想的滤波器值，这可能会导致信噪比 (SNR) 较差。以下寄存器配置可以通过调整计时带宽来帮助 DSP 正确收敛，从而提高 SNR：

begin 
// Hard Reset 
001F 8000 
// Threshold for consecutive amount of Idle symbols for Viterbi Idle detector to assert Idle Mode set to 5 
0053 2054 
// CAGC DC Compensation Disable 
00EF 3840 
// Leader Training Timers - increasing time in different training states 
0102 7477 
0103 7777 
0104 4577 
// Timing Loop Bandwidth 
010C 7777 
01C2 7FDE 
// Follower Timers - increasing time in different training states 
0115 5555 
0118 0771 
// Timing Loop Bandwidth 
011D 6DB2 
011E 3FFB 
01C3 FFC6 
01C4 0FC2 
01C5 0FF0 
// FFE Fix 
012C 0E81 
// Soft Reset 
001F 4000 
end