ZHCADI5 December   2023 DP83869HM

 

  1.   1
  2.   摘要
  3.   商标
  4. 1DP83869 应用概述
  5. 2排查应用问题
    1. 2.1 配置正确的运行模式
    2. 2.2 原理图和布局检查清单
    3. 2.3 元件检查清单
    4. 2.4 外设引脚检查
      1. 2.4.1 电源
      2. 2.4.2 RBIAS 电压和电阻
      3. 2.4.3 探测 XI 时钟
      4. 2.4.4 探测 RESET_N 信号
      5. 2.4.5 在初始化期间探测 Strap 配置引脚
      6. 2.4.6 探测串行管理接口信号(MDC、MDIO)
      7. 2.4.7 探测 MDI 信号
    5. 2.5 具有各种环回模式的内置自检
    6. 2.6 调试 MAC 接口
      1. 2.6.1 RGMII
      2. 2.6.2 SGMII
  6. 3澄清了运行模式
    1. 3.1 桥接模式
    2. 3.2 光纤配置
      1. 3.2.1 光纤寄存器
  7. 4工具和参考
    1. 4.1 DP83869HM 寄存器访问
    2. 4.2 扩展寄存器访问
      1. 4.2.1 读取(无后增量)操作
      2. 4.2.2 写入(无后增量)操作
    3. 4.3 Linux 上的软件和驱动程序调试
      1. 4.3.1 普通端子输出
  8. 5总结
  9. 6参考资料

RGMII

参考本节中的波形,验证移位和对齐模式下 RGMII 的预期 MAC 数据和时钟信号。要捕获数据和时钟信号,请在靠近接收器端的位置进行测量请注意以下有关选择正确延迟模式的要求:

表 2-6 选择正确的 RGMII 延迟模式
如果 MAC 的配置为: 所需的 PHY 配置
TX 端的 RGMII 对齐模式 TX 端的 RGMII 移位模式
RX 端的 RGMII 对齐模式 RX 端的 RGMII 移位模式
TX 端的 RGMII 移位模式 TX 端的 RGMII 对齐模式
RX 端的 RGMII 移位模式 RX 端的 RGMII 对齐模式

RX_D[3:0] 数据与 RX_CLK 对齐

对于在 RX 对齐模式下设置为 10/100Mbps 的 PHY,探测 MAC 端的时钟和数据信号,并与下图的参考波形进行比较。

GUID-B2CB1313-1AC3-4FAB-A7FD-EAF4D2D17397-low.png图 2-10 10Mbps 数据与 RX_CLK 对齐

验证时钟 (C2) 的频率是否为 2.5MHz,以及在时钟的上升沿对数据 (C1) 进行采样。

GUID-6DB8B1FC-6095-4AC8-B91E-1FFA2A78F5D6-low.png图 2-11 100Mbps 数据与 RX_CLK 对齐

验证时钟 (C2) 的频率是否为 25MHz,以及在时钟的上升沿对数据 (C1) 进行采样。

GUID-9FAE5EFD-CCD5-4CFF-9489-ED2020F6129B-low.png图 2-12 对齐模式下的 10Mbps 数据和时钟延迟

验证对齐模式下时钟和数据之间的延迟是否小于 500ps。

移位模式下的 RX_D[3:0] 数据和 RX_CLK

对于在 RX 移位模式 (0x32) 下设置为 10/100Mbps 的 PHY,探测 MAC 端的时钟和数据信号,并与下面的参考波形进行比较。

GUID-39DADD63-A604-4E0E-95B6-BB808121821B-low.png图 2-13 移位模式下的 10Mbps 数据和 RX_CLK(4ns 编程延迟)

验证移位模式下时钟和数据之间的延迟是否大于 1ns。编程的延迟是相对于时钟在对齐模式下的初始位置。在设置移位模式之前和之后测量时钟位置的差值将得到一个更接近编程延迟的值。

移位和对齐模式下为 TX_D[3:0] 和 TX_CLK

对于在 TX 移位或对齐模式下设置的 PHY,探测 PHY 端的数据和时钟信号,并验证是否满足以下时序要求:

参数 最小值 标称值 最大值 单位
TskewT 数据到时钟输出偏斜
(在变送器处)
–500 0 500 ps
TskewR 数据到时钟输入偏斜
(在接收器处)
1 1.8 2.6 ns
TsetupT 数据到时钟输出设置
(在变送器处 – 内部延迟)
1.2 2 ns
TholdT 时钟到数据输出保持
(在变送器处 - 内部延迟)
1.2 2 ns
TsetupR 数据到时钟输入设置
(在接收器处 – 内部延迟)
1 2 ns
TholdR 时钟到数据输入保持
(在接收器处 - 内部延迟)
1 2 ns
Tcyc 时钟周期时长 7.2 8 8.8 ns
Duty_G 千兆位的占空比 45 50 55%
Duty_T 10/100T 的占空比 40 50 60%
TR 上升时间(20% 至 80%) 0.75 ns
TF 下降时间(20% 至 80%) 0.75 ns