ZHCABY5D December 2022 – September 2025 MSPM0C1105 , MSPM0C1106 , MSPM0G1105 , MSPM0G1106 , MSPM0G1107 , MSPM0G1505 , MSPM0G1506 , MSPM0G1507 , MSPM0G3105 , MSPM0G3106 , MSPM0G3107 , MSPM0G3505 , MSPM0G3506 , MSPM0G3507 , MSPM0L1105 , MSPM0L1106 , MSPM0L1227 , MSPM0L1227-Q1 , MSPM0L1228 , MSPM0L1228-Q1 , MSPM0L1303 , MSPM0L1304 , MSPM0L1304-Q1 , MSPM0L1305 , MSPM0L1305-Q1 , MSPM0L1306 , MSPM0L1306-Q1 , MSPM0L1343 , MSPM0L1344 , MSPM0L1345 , MSPM0L1346 , MSPM0L2227 , MSPM0L2227-Q1 , MSPM0L2228 , MSPM0L2228-Q1
MSPM0 器件提供了三种引导加载程序设计:基于 ROM 的 BSL、基于 ROM 的 BSL(带有基于闪存的插件接口)和基于闪存的辅助 BSL。根据应用要求,从三种设计中选择一种即可。这三种设计使用同一种调用模式(通用输入/输出 (GPIO) 调用、空白器件检测和软件调用)。有一些参数需要在 NON-MAIN 闪存中配置。如需了解更多详情,请参阅节 3。
| BSL 设计 | ROM 成本 | 闪存成本(默认) | 接口 | 用于硬件调用的引脚 | 用于软件调用的引脚 | 用例 |
|---|---|---|---|---|---|---|
| 基于 ROM 的 BSL | 5K | 不适用 | UART | 4 | 2 | 需要遵循 TI 的协议和 UART/I2C 设置 |
| I2C | 4 | 2 | ||||
| 基于 ROM 且具有插件接口的 BSL | 5K(刚刚使用了 BSL 内核部分) | 约 1.6K | UART | 4 | 2 | 需要遵循 TI 的协议,因为接口电平完全是开源的。 |
| 约 1.3K | I2C | 4 | 2 | |||
| 约 1.6K | SPI | 6 | 4 | |||
| 约 6K | CAN | 4 | 2 | |||
| 基于闪存的辅助 BSL | 不适用 | 约 5K | UART | 4 | 2 | 完全开源。 |
| 约 5K | I2C | 4 | 2 | |||
| 约 5K | SPI | 6 | 4 | |||
| 约 9K | CAN | 4 | 2 |
| BSL 设计 | 闪存开销 | 接口 | 用于硬件调用的引脚 | 用于软件调用的引脚 | 用例 |
|---|---|---|---|---|---|
| 基于闪存的 BSL | 约 4K | UART | 4 | 2 | 完全开源。 |
| 约 4K | I2C | 4 | 2 |
图 1-2 展示了 MSPM0 中的 BSL 结构。
图 1-2 MSPM0 中的 BSL 结构