ZHCAB34 January 2021 CC3200 , CC3220R , CC3220S , CC3220SF , CC3230S , CC3230SF , CC3235S , CC3235SF
在 ADC 时序控制过程中,系统接口与 SAR ADC 模块连接。完整的 ADC 模块支持 8 个通道,但它使用时分复用方案来进行 ADC 采样。因此,虽然内部 ADC 以 500Ksps 运行,但这种跨八个通道的轮循会使每个引脚具有 62.5KHz 的有效采样率。对于 CC3220 ADC,此采样率是静态的,始终以 62,500KSPS 的速率采样。
鉴于 ADC 采样器的轮询行为,使用了 FIFO。ADC 数据寄存器在轮询过程中会发生变化,因此数据被加载到特定于该通道的 FIFO 中。每个通道的 FIFO 最多保存 4 个字,其中第 13:2 位用于保存 ADC 采样位,第 30:14 位保存每个 ADC 采样的时间戳。FIFO 是一个缓冲区,它以先进先出的原则运行。它从 SAR ADC 接收数据。当尝试写入已满的 FIFO 时,FIFO 会溢出,这是由于软件速度太慢。即使在 FIFO FULL 之后,也会使用新样本更新已满 FIFO 的内容。在 FIFO 溢出期间,仍然可以从 FIFO 读取数据。当尝试从空 FIFO 读取时,FIFO 进入下溢状态,这是软件(读取访问次数过多)所致。下溢后,仍然可以写入,一旦 FIFO 不再为空,就可以从 FIFO 中读取。