ZHCAAI7A october   2020  – march 2023 TMS320F280021 , TMS320F280021-Q1 , TMS320F280023 , TMS320F280023-Q1 , TMS320F280023C , TMS320F280025 , TMS320F280025-Q1 , TMS320F280025C , TMS320F280025C-Q1 , TMS320F280040-Q1 , TMS320F280040C-Q1 , TMS320F280041 , TMS320F280041-Q1 , TMS320F280041C , TMS320F280041C-Q1 , TMS320F280045 , TMS320F280048-Q1 , TMS320F280048C-Q1 , TMS320F280049 , TMS320F280049-Q1 , TMS320F280049C , TMS320F280049C-Q1 , TMS320F28075 , TMS320F28075-Q1 , TMS320F28076 , TMS320F28374D , TMS320F28374S , TMS320F28375D , TMS320F28375S , TMS320F28375S-Q1 , TMS320F28376D , TMS320F28376S , TMS320F28377D , TMS320F28377D-EP , TMS320F28377D-Q1 , TMS320F28377S , TMS320F28377S-Q1 , TMS320F28378D , TMS320F28378S , TMS320F28379D , TMS320F28379D-Q1 , TMS320F28379S , TMS320F28384D , TMS320F28384S , TMS320F28386D , TMS320F28386S , TMS320F28388D , TMS320F28388S , TMS320F28P650DH , TMS320F28P650DK , TMS320F28P650SH , TMS320F28P650SK , TMS320F28P659DH-Q1 , TMS320F28P659DK-Q1 , TMS320F28P659SH-Q1

 

  1.   摘要
  2.   商标
  3. 1引言
    1. 1.1 ADC 输入稳定的机制
    2. 1.2 稳定不足的症状
    3. 1.3 资源
      1. 1.3.1 TINA-TI 基于 SPICE 的模拟仿真程序
      2. 1.3.2 PSpice for TI 设计和仿真工具
      3. 1.3.3 TI 高精度实验室 - SAR ADC 输入驱动器设计系列
      4. 1.3.4 模拟工程师计算器
      5. 1.3.5 相关应用报告
      6. 1.3.6 TINA-TI ADC 输入模型
  4. 2输入稳定设计步骤
    1. 2.1 选择 ADC
    2. 2.2 查找最小运算放大器带宽和 RC 滤波器范围
      1. 2.2.1 选择类型
      2. 2.2.2 分辨率
      3. 2.2.3 Csh
      4. 2.2.4 满量程范围
      5. 2.2.5 采集时间
      6. 2.2.6 输出
      7. 2.2.7 计算器背后的数学原理
    3. 2.3 选择运算放大器
    4. 2.4 验证运算放大器模型
    5. 2.5 构建 ADC 输入模型
      1. 2.5.1 Vin
      2. 2.5.2 Voa、Voa_SS 和 Verror
      3. 2.5.3 Rs、Cs 和 Vcont
      4. 2.5.4 Ch、Ron 和 Cp
      5. 2.5.5 S+H 开关、放电开关、tacq 和 tdis
    6. 2.6 通过仿真优化 RC 滤波器值
    7. 2.7 执行最终仿真
    8. 2.8 输入设计工作表
  5. 3电路设计示例
    1. 3.1  选择 ADC
    2. 3.2  查找最小运算放大器带宽和 RC 滤波器范围
    3. 3.3  验证运算放大器模型
    4. 3.4  构建 ADC 输入模型
    5. 3.5  直流节点分析
    6. 3.6  通过仿真优化 RC 滤波器值（第 1 部分）
    7. 3.7  通过仿真优化 RC 滤波器值（第 2 部分）
    8. 3.8  通过仿真优化 RC 滤波器值（第 3 部分）
    9. 3.9  进一步改进
    10. 3.10 进一步仿真
    11. 3.11 已完成的工作表
  6. 4使用现有电路或额外限制
    1. 4.1 现有电路
      1. 4.1.1 电荷共享的简要概述
      2. 4.1.2 电荷共享示例
    2. 4.2 预选运算放大器
      1. 4.2.1 预选运算放大器示例
    3. 4.3 预选 Rs 和 Cs 值
      1. 4.3.1 ADC 采集时间分析解决方案
      2. 4.3.2 ADC 采集时间分析解决方案示例
  7. 5总结
  8. 6参考文献
  9. 7修订历史记录

2.5.5 S+H 开关、放电开关、tacq 和 tdis

开关“S+H”控制 S+H 电容器 Ch 何时由驱动电路充电。该开关的时序由 tacq 控制。图 2-3 显示了 75ns 采集窗口的示例 tacq 时序配置。

开关“放电”控制 S+H 电容器 Ch 何时通过对地放电而复位。该开关的时序由 tdis 控制。图 2-4 显示了 1μs 触发周期的示例 tdis 时序配置。

当 tacq 和 tdis 均未激活时，S+H 电容器的容值保持在其最终稳定值。

请注意，时序配置为对以设定的 1MHz 频率触发的转换进行仿真，而不是背靠背连续转换。这可以对 ePWM 模块定期触发的典型 C2000 ADC 用例进行更真实的仿真。通过修改 tacq 和 tdis 时序源的周期，可以修改触发速率以匹配实际应用的 ePWM 触发速率。不过，请务必确保触发周期大于 ADC 转换的总 S+H 加采集时间。特定于器件的数据手册的“ADC 时序”表中提供了 ADC 转换时间。

GUID-6644F507-2AED-4ADA-A411-3D8368C0DDA3-low.png图 2-3 tacq 的示例时序（分段线性）
GUID-6851A73A-2C4C-40E6-8B39-975CE209694A-low.png图 2-4 tdis 的示例时序（分段线性）