ZHCAAG5A April   2019  – October 2020 DS90UB941AS-Q1 , DS90UH941AS-Q1

 

  1.   商标
  2. 1 引言
  3. 2 超级帧要求
    1. 2.1 左/右 3D 格式
    2. 2.2 交替行 3D 格式
    3. 2.3 交替像素 3D 格式
  4. 3 监视视频处理状态
    1. 3.1 VIDEO_3D_STS 寄存器（地址 = 58h）[复位 = 0h]
  5. 4 分离超级帧
  6. 5 帧裁剪
    1. 5.1 裁剪控制寄存器
      1. 5.1.1 CROP_START_X0_CROP_START_X0_P1 寄存器（地址 = 36h）[复位 = 0h]
      2. 5.1.2 CROP_START_X1_CROP_START_X1_P1 寄存器（地址 = 37h）[复位 = 0h]
      3. 5.1.3 CROP_STOP_X0_CROP_STOP_X0_P1 寄存器（地址 = 38h）[复位 = 0h]
      4. 5.1.4 CROP_STOP_X1_CROP_STOP_X1_P1 寄存器（地址 = 39h）[复位 = 0h]
      5. 5.1.5 CROP_START_Y0_CROP_START_Y0_P1 寄存器（地址 = 3Ah）[复位 = 0h]
      6. 5.1.6 CROP_START_Y1_CROP_START_Y1_P1 寄存器（地址 = 3Bh）[复位 = 0h]
      7. 5.1.7 CROP_STOP_Y0_CROP_STOP_Y0_P1 寄存器（地址 = 3Ch）[复位 = 0h]
      8. 5.1.8 CROP_STOP_Y1_CROP_STOP_Y1_P1 寄存器（地址 = 3Dh）[复位 = 0h]
    2. 5.2 裁剪选项
  7. 6 分离器模式像素时钟
    1. 6.1 SPLIT_CLK_CTL0_SPLIT_CLK_CTL0_P1 寄存器（地址 = 3Eh）[复位 = 81h]
    2. 6.2 SPLIT_CLK_CTL1_SPLIT_CLK_CTL1_P1 寄存器（地址 = 3Fh）[复位 = 2h]
  8. 7 编程示例
  9. 8 总结
  10. 9 参考文献
  11. 10使用 DS90Ux941AS-Q1 处理中断
    1. 10.1 中断控制和状态（INTB 和 REM_INTB 引脚）
    2. 10.2 使用远程中断引脚 (REM_INTB) 在分离器模式下处理中断
    3. 10.3 REM_INTB_CTRL 寄存器（地址 = 30h）[复位 = 0h]
  12. 11高速 GPIO 在分离器模式下运行
    1. 11.1 引言
    2. 11.2 高速控制配置
      1. 11.2.1 DES_CAP1 寄存器（地址 = 20h）
      2. 11.2.2 DES_CAP2 寄存器（地址 = 21h）
    3. 11.3 反向通道频率配置
    4. 11.4 分离器模式 GPIO
    5. 11.5 GPIO_0_Config 寄存器（地址 = Dh）[复位 = 20h]
    6. 11.6 GPIO_1_and_GPIO_2_Config 寄存器（地址 = Eh）[复位 = 0h]
    7. 11.7 GPIO_3_Config 寄存器（地址 = Fh）[复位 = 0h]
  13.   修订历史记录

6.1 SPLIT_CLK_CTL0_SPLIT_CLK_CTL0_P1 寄存器（地址 = 3Eh）[复位 = 81h]

表 6-1 中介绍了 SPLIT_CLK_CTL0_SPLIT_CLK_CTL0_P1。

表 6-1 SPLIT_CLK_CTL0_SPLIT_CLK_CTL0_P1 寄存器字段说明
位字段类型复位说明
7SPLIT_CLK_DIV_EN_SP LIT_CLK_DIV_EN_P1R/W1h分离器模式时钟控制寄存器 0。
此字段可控制所选的 FPD-Link III 端口。
分离器模式时钟分频器使能。
该寄存器启用分离器模式时钟分频器。在分离器模式下，如果该寄存器设置为 0，则会禁用用于运行分离器的像素时钟。在更改分离器分频器设置 SPLIT_CLK_SEL、SPLIT_CLK_DIV_M 和 SPLIT_CLK_DIV_N 之前，应禁用分频器。此外，为确保正确的模式转换，必须仅在禁用 DSI 输入后才能更改分频器设置。
如果禁用分离器模式，则会忽略这些值。此字段可控制所选的 FPD-Link III 端口。
6-5SPLIT_CLK_SELR/W0h分离器模式时钟选择。
该寄存器为所选端口选择分离器 FPD-Link III 发送侧的时钟源。
00：输入像素时钟除以 2（默认值）。
01：来自 DPHY 输入时钟的 M/N 分频器。
10：来自 REFCLK0 引脚上的外部时钟的 M/N 分频器。
11：来自 REFCLK1 引脚上的外部时钟的 M/N 分频器。
4-0SPLIT_CLK_DIV_M_SPLI T_CLK_DIV_M_P1R/W1h分离器模式时钟分频器 M 值。
该寄存器控制 M/N 分频器（用于从所选的输入时钟生成分离器模式像素时钟）的 M 设置。
M/N 的默认设置提供了分离对称视频通常所需的一半时钟频率。
如果禁用分离器模式，则会忽略这些值。此字段可控制所选的 FPD-Link III 端口。