ZHCSN07C december   2020  – may 2023 TMP139

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 修订历史记录
  6. 5 引脚配置和功能
  7. 6 规格
    1. 6.1 绝对最大额定值
    2. 6.2 ESD 等级
    3. 6.3 建议运行条件
    4. 6.4 热性能信息
    5. 6.5 电气特性
    6. 6.6 时序要求
    7. 6.7 开关特性
    8. 6.8 时序图
    9. 6.9 典型特性
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 上电序列
      2. 7.3.2 断电和器件复位
      3. 7.3.3 温度结果和限制
      4. 7.3.4 总线复位
      5. 7.3.5 中断生成
      6. 7.3.6 奇偶校验错误检查
      7. 7.3.7 数据包错误检查
    4. 7.4 器件功能模式
      1. 7.4.1 转换模式
      2. 7.4.2 串行地址
      3. 7.4.3 I2C 模式运行
        1. 7.4.3.1 主机 I2C 写入操作
        2. 7.4.3.2 主机 I2C 读取操作
        3. 7.4.3.3 默认读取地址指针模式下的主机 I2C 读取操作
        4. 7.4.3.4 从 I2C 模式切换到 I3C 基本模式
      4. 7.4.4 I3C 基本模式运行
        1. 7.4.4.1 没有 PEC 的主机 I3C 写入操作
        2. 7.4.4.2 有 PEC 的主机 I3C 写入操作
        3. 7.4.4.3 没有 PEC 的主机 I3C 读取操作
        4. 7.4.4.4 有 PEC 的主机 I3C 读取操作
        5. 7.4.4.5 默认读取地址指针模式下的主机 I3C 读取操作
      5. 7.4.5 带内中断
        1. 7.4.5.1 带内中断仲裁规则
        2. 7.4.5.2 带内中断总线事务
      6. 7.4.6 常见命令代码支持
        1. 7.4.6.1 ENEC CCC
        2. 7.4.6.2 DISEC CCC
        3. 7.4.6.3 RSTDAA CCC
        4. 7.4.6.4 SETAASA CCC
        5. 7.4.6.5 GETSTATUS CCC
        6. 7.4.6.6 DEVCAP CCC
        7. 7.4.6.7 SETHID CCC
        8. 7.4.6.8 DEVCTRL CCC
      7. 7.4.7 I/O 操作
      8. 7.4.8 时序图
    5. 7.5 编程
      1. 7.5.1 启用中断机制
      2. 7.5.2 清除中断
    6. 7.6 寄存器映射
  9. 8 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 设计要求
      2. 8.2.2 详细设计过程
      3. 8.2.3 应用曲线
    3. 8.3 电源相关建议
    4. 8.4 布局
      1. 8.4.1 布局指南
      2. 8.4.2 布局示例
  10. 9 器件和文档支持
    1. 9.1 接收文档更新通知
    2. 9.2 支持资源
    3. 9.3 商标
    4. 9.4 静电放电警告
    5. 9.5 术语表
  11. 10机械、封装和可订购信息

封装选项

请参考 PDF 数据表获取器件具体的封装图。

机械数据 (封装 | 引脚)
  • YAH|6
散热焊盘机械数据 (封装 | 引脚)
订购信息

6.6 时序要求

最小值和最大值规格适用于 -40°C 至 125°C 温度范围且 VDDIO = 0.95V 至 1.05V（除非另有说明）(1)
I2C 模式 - 开漏 I3C 模式 - 推挽(1) 单位
最小值 最大值 最小值 最大值
fSCL SCL 运行频率 0.01 1 0.001 12.5 MHz
tHiGH 时钟脉冲宽度高电平时间 (图 6-1) 260 35 ns
tLOW 时钟脉冲宽度低电平时间 (图 6-1) 500 35 ns
tTIMEOUT 检测时钟低电平超时 (图 7-4) 10 50 10 50 ms
tR SDA 上升时间 (图 6-1) 120 5 ns
tF SDA 下降时间 (图 6-1) 4 120 5 ns
tSUDAT 数据设置时间 (图 6-1) 50 8 ns
tHDDI 数据保持时间href (图 6-1) 0 3 ns
tSUSTA 启动条件设置时间 (图 6-1) 260 12 ns
tHDSTA 重复启动条件后的保持时间。在此周期后，生成第一个时钟。(图 6-1) 260 30 ns
tSUSTO 停止条件设置时间 (图 6-1) 260 12 ns
tBUF 停止条件和下一个启动条件之间的时间 (图 6-1) 500 500 ns
tAVAL 总线可用时间（在 SDA 和 SCL 中看不到边沿） 1 µs
tIBI_ISSUE 总线可用时检测到事件后发出 IBI 的时间 15 µs
tCLR_I3C_CMD_DELAY 从清零寄存器状态到任何具有启动条件的 I3C 运行的时间。已禁用 PEC 4 µs
从清零寄存器状态到任何具有启动条件的 I3C 运行的时间。启用 PEC 15 µs
tHDDAT SCL 下降时钟输入到 SDA 数据输出保持时间 (图 6-4) 0.5 350 ns
tDOUT SCL 下降时钟输入到 SDA 有效数据输出时间（图 6-2、图 6-3、图 6-5） 0.5 12 ns
tDOFFS SCL 上升时钟输入到 SDA 输出关闭（图 6-2、图 6-3） 0.5 12 ns
tDOFFM SCL 上升时钟输入到主机控制器 SDA 输出关闭 0.5 30 ns
tCL_R_DAT_F SCL 上升时钟输入到主机控制器将 SDA 驱动为低电平 (图 6-2) 40 ns
tDEVCTRLCCC_PEC_DIS DEVCTRL CCC 后跟 DEVCTRL CCC 或寄存器读/写命令延迟 3 3 µs
tWR_RD_DECLAY_PEC_EN 在 PEC 使能模式下，寄存器写入命令后跟寄存器读取命令延迟 8 µs
tI2C_CCC_UPDATE_DELAY SETHID CCC 或 SETAASA CCC 到任何其他 CCC 或读/写命令延迟 2.5 µs
tI3C_CCC_UPDATE_DELAY RSTDAA CCC 或 ENEC CCC 或 DISEC CCC 至任何其他 CCC 或读/写命令延迟 2.5 µs
tCCC_DELAY 任何 CCC 至 RSTDAA CCC 延迟 2.5 µs
(1) 主机和器件的 VDD 值相同。此类数值基于在初始发布期间对测试样本的统计分析。
(2) 对于快速模式，t(HDDAT) 最大值可达 0.9µs，比 t(VDAT) 最大值要小一个转换时间。