ZHCSD10G September 2014 – May 2025 TMP112-Q1 , TMP112D-Q1
PRODUCTION DATA
图 5-2 DRL 封装| 引脚 | 类型(1) | 说明 | ||
|---|---|---|---|---|
| 名称 | 编号 (DPW 封装) | 编号 (DRL 封装) | ||
| TMP112D-Q1 | TMP112-Q1 TMP112D-Q1 |
|||
| GND | 1 | 2 | — | 接地 |
| SCL | 2 | 1 | I | 串行时钟 |
| ADD0 | 3 | 4 | I | 地址选择。连接至 GND、SCL、SDA 或 V+。 DPW 封装上的引脚 3 朝向引脚 1 弯折。 |
| ALERT | — | 3 | O | 过热提醒。开漏输出;需要上拉电阻器。 注释 1:仅适用于 DRL 封装。 注释 2:如果未使用 Alert 引脚,则最好连接到 GND。 |
| SDA | 4 | 6 | I/O | 串行数据输入。开漏输出;需要上拉电阻器。 |
| V+ | 5 | 5 | I | 电源电压,1.4V 至 3.6V |