ZHCSHO9P July 2006 – February 2018 TLK2711-SP
PRODUCTION DATA.
该器件还可通过减少线迹、连接器引脚和发送/接收引脚的数量,来取代并行数据传输架构。加载到发送器的并行数据通过串行通道传送到接收器,串行通道可以是同轴铜缆、控制阻抗背板或光纤链路。然后将其重构为其原始并行格式。与并行解决方案相比,它可以节省大量的功耗和成本,并且可以面向未来提供可扩展性,以提高数据速率。
TLK2711-SP 可执行并行至串行和串行至并行的数据转换。时钟提取充当物理层 (PHY) 接口器件。串行收发器接口的最高速度为 2.5Gbps。发送器以基于所提供的参考时钟 (TXCLK) 的速率锁存 16 位并行数据。使用 8 位/10 位 (8b/10b) 编码格式将 16 位并行数据内部编码为 20 位。然后以 20 倍的参考时钟 (TXCLK) 速率以差动方式发送所生成的 20 位字。接收器部分对输入数据执行串行至并行转换,将产生的 20 位宽的并行数据同步到恢复时钟 (RXCLK)。然后它使用 8 位/10 位解码格式解码 20 位宽数据,从而在接收数据引脚 (RXD0–RXD15) 产生 16 位的并行数据。结果产生 1.28Gbps 至 2Gbps(16 位数据 × 频率)的有效数据负载。
TLK2711-SP 采用 68 引脚陶瓷非导电连接杆封装 (HFG)。
NOTE
商业 TLK2711 器件中所示的名为 TLK2711、1.6GBPS 至 2.7GBPS 收发器数据表 – PLL 错误锁定问题勘误表不适用于 TLK2711-SP 器件。TLK2711-SP 在功能上等同于 TLK2711A 商用器件。
TLK2711-SP 提供了用于自测用途的内部回送功能。来自串行器的串行数据直接传递给解串器,为协议器件提供对物理接口的功能性自检。
TLK2711-SP 有一个 LOS 检测电路,用于传入信号不再具有足够的电压幅度以确保时钟恢复电路处于锁定状态的情况。
TLK2711-SP 通过将来自两个 TLK2711-SP 器件的接收数据总线引脚连接在一起,从而允许用户实施冗余端口。如果启用器件 (ENABLE = H),则将 LCKREFN 激活至低电平状态会导致接收数据总线引脚(RXD0 - RXD15、RXCLK、RKLSB 和 RKMSB)进入高阻抗状态。这样会将器件置于仅发送模式,因为接收器未跟踪数据。在上电复位期间必须将 LCKREFN 取消置位为高电平状态(请参阅上电复位部分)。如果器件已被禁用 (ENABLE = L),则 RKMSB 将输出 LOS 检测器的状态(低电平有效 = LOS)。所有其他接收输出均将保持高阻抗状态。
TLK2711-SP I/O 为 3V 兼容。TLK2711-SP 可在 –55°C 至 125° 的 C case 温度下正常运行。
TLK2711-SP 设计为支持热插拔。片上上电复位电路将 RXCLK 保持为低电平,并在通电期间在并行端输出信号引脚以及 TXP 和 TXN 上变为高阻抗状态。