ZHCSKP3L September   2021  – June 2026 TDA4VM , TDA4VM-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
    1. 3.1 功能方框图
  5. 4 器件比较
    1. 4.1 相关产品
  6. 5 端子配置和功能
    1. 5.1 引脚图
    2. 5.2 引脚属性
    3. 5.3 信号说明
      1. 5.3.1  ADC
        1. 5.3.1.1 MCU 域
      2. 5.3.2  DDRSS
        1. 5.3.2.1 MAIN 域
      3. 5.3.3  GPIO
        1. 5.3.3.1 MAIN 域
        2. 5.3.3.2 WKUP 域
      4. 5.3.4  I2C
        1. 5.3.4.1 MAIN 域
        2. 5.3.4.2 MCU 域
        3. 5.3.4.3 WKUP 域
      5. 5.3.5  I3C
        1. 5.3.5.1 MAIN 域
        2. 5.3.5.2 MCU 域
      6. 5.3.6  MCAN
        1. 5.3.6.1 MAIN 域
        2. 5.3.6.2 MCU 域
      7. 5.3.7  MCSPI
        1. 5.3.7.1 MAIN 域
        2. 5.3.7.2 MCU 域
      8. 5.3.8  UART
        1. 5.3.8.1 MAIN 域
        2. 5.3.8.2 MCU 域
        3. 5.3.8.3 WKUP 域
      9. 5.3.9  MDIO
        1. 5.3.9.1 MCU 域
      10. 5.3.10 CPSW2G
        1. 5.3.10.1 MCU 域
      11. 5.3.11 CPSW9G
        1. 5.3.11.1 MAIN 域
      12. 5.3.12 ECAP
        1. 5.3.12.1 MAIN 域
      13. 5.3.13 EQEP
        1. 5.3.13.1 MAIN 域
      14. 5.3.14 EHRPWM
        1. 5.3.14.1 MAIN 域
      15. 5.3.15 USB
        1. 5.3.15.1 MAIN 域
      16. 5.3.16 SERDES
        1. 5.3.16.1 MAIN 域
      17. 5.3.17 OSPI
        1. 5.3.17.1 MCU 域
      18. 5.3.18 Hyperbus
        1. 5.3.18.1 MCU 域
      19. 5.3.19 GPMC
        1. 5.3.19.1 MAIN 域
      20. 5.3.20 MMC
        1. 5.3.20.1 MAIN 域
      21. 5.3.21 CPTS
        1. 5.3.21.1 MCU 域
        2. 5.3.21.2 MAIN 域
      22. 5.3.22 UFS
        1. 5.3.22.1 MAIN 域
      23. 5.3.23 PRU_ICSSG [当前不受支持]
        1. 5.3.23.1 MAIN 域
      24. 5.3.24 MCASP
        1. 5.3.24.1 MAIN 域
      25. 5.3.25 DSS
        1. 5.3.25.1 MAIN 域
      26. 5.3.26 DP
        1. 5.3.26.1 MAIN 域
      27. 5.3.27 摄像头流媒体接口接收器 (CSI_RX_IF) 子系统
        1. 5.3.27.1 MAIN 域
      28. 5.3.28 DSI_TX
        1. 5.3.28.1 MAIN 域
      29. 5.3.29 VPFE
        1. 5.3.29.1 MAIN 域
      30. 5.3.30 DMTIMER
        1. 5.3.30.1 MAIN 域
        2. 5.3.30.2 MCU 域
      31. 5.3.31 仿真和调试
        1. 5.3.31.1 MAIN 域
      32. 5.3.32 系统和其他
        1. 5.3.32.1 启动模式配置
          1. 5.3.32.1.1 MAIN 域
          2. 5.3.32.1.2 MCU 域
        2. 5.3.32.2 时钟
          1. 5.3.32.2.1 MAIN 域
          2. 5.3.32.2.2 WKUP 域
        3. 5.3.32.3 系统
          1. 5.3.32.3.1 MAIN 域
          2. 5.3.32.3.2 WKUP 域
        4. 5.3.32.4 EFUSE
      33. 5.3.33 电源
    4. 5.4 引脚多路复用
    5. 5.5 引脚连接要求
  7. 6 规格
    1. 6.1  绝对最大额定值
    2. 6.2  ESD 等级
    3. 6.3  通电时间 (POH) 限制
    4. 6.4  建议运行条件
    5. 6.5  运行性能点
    6. 6.6  电气特性
    7. 6.7  一次性可编程 (OTP) 电子保险丝的 VPP 规格
      1. 6.7.1 OTP 电子保险丝编程的建议运行条件
      2. 6.7.2 硬件要求
      3. 6.7.3 编程序列
      4. 6.7.4 对硬件保修的影响
    8. 6.8  热阻特性
      1. 6.8.1 ALF 封装的热阻特性
    9. 6.9  温度传感器特性
    10. 6.10 时序和开关特性
      1. 6.10.1 时序参数和信息
      2. 6.10.2 电源时序
        1. 6.10.2.1 电源压摆率要求
        2. 6.10.2.2 组合式 MCU 域和 Main 域上电时序
        3. 6.10.2.3 组合式 MCU 域和 Main 域下电时序 - 选项 1
        4. 6.10.2.4 组合式 MCU 域和 Main 域下电时序 - 选项 2
        5. 6.10.2.5 隔离式 MCU 域和 Main 域上电时序
        6. 6.10.2.6 隔离式 MCU 域和 Main 域，初级下电时序 - 选项 1
        7. 6.10.2.7 隔离式 MCU 域和 Main 域，初级下电时序 - 选项 2
        8. 6.10.2.8 进入和退出仅 MCU 状态
        9. 6.10.2.9 进入和退出 DDR 保持状态
      3. 6.10.3 系统时序
        1. 6.10.3.1 复位时序
        2. 6.10.3.2 安全信号时序
        3. 6.10.3.3 时钟时序
      4. 6.10.4 时钟规范
        1. 6.10.4.1 输入和输出时钟/振荡器
          1. 6.10.4.1.1 WKUP_OSC0 内部振荡器时钟源
            1. 6.10.4.1.1.1 负载电容
            2. 6.10.4.1.1.2 并联电容
          2. 6.10.4.1.2 WKUP_OSC0 LVCMOS 数字时钟源
          3. 6.10.4.1.3 辅助 OSC1 内部振荡器时钟源
            1. 6.10.4.1.3.1 负载电容
            2. 6.10.4.1.3.2 并联电容
          4. 6.10.4.1.4 辅助 OSC1 LVCMOS 数字时钟源
          5. 6.10.4.1.5 未使用辅助 OSC1
          6. 6.10.4.1.6 WKUP_LFOSC0 内部振荡器时钟源
          7. 6.10.4.1.7 未使用 WKUP_LFOSC0
        2. 6.10.4.2 输出时钟
        3. 6.10.4.3 PLL
        4. 6.10.4.4 模块和外设时钟频率
      5. 6.10.5 外设
        1. 6.10.5.1  ATL
          1. 6.10.5.1.1 ATL_PCLK 时序要求
          2. 6.10.5.1.2 ‌ATL_AWS[x] 时序要求
          3. 6.10.5.1.3 ‌ATL_BWS[x] 时序要求
          4. 6.10.5.1.4 ‌ATCLK[x] 开关特性
        2. 6.10.5.2  VPFE
        3. 6.10.5.3  CPSW2G
          1. 6.10.5.3.1 CPSW2G MDIO 接口时序
          2. 6.10.5.3.2 CPSW2G RMII 时序
            1. 6.10.5.3.2.1 CPSW2G RMII[x]_REF_CLK 时序要求 – RMII 模式
            2. 6.10.5.3.2.2 CPSW2G RMII[x]_RXD[1:0]、RMII[x]_CRS_DV 和 RMII[x]_RX_ER 时序要求 - RMII 模式
            3. 6.10.5.3.2.3 CPSW2G RMII[x]_TXD[1:0] 和 RMII[x]_TX_EN 开关特性 - RMII 模式
          3. 6.10.5.3.3 CPSW2G RGMII 时序
            1. 6.10.5.3.3.1 RGMII[x]_RXC 时序要求 - RGMII 模式
            2. 6.10.5.3.3.2 RGMII[x]_RD[3:0] 和 RGMII[x]_RCTL 的 CPSW2G 时序要求 - RGMII 模式
            3. 6.10.5.3.3.3 CPSW2G RGMII[x]_TXC 开关特性 - RGMII 模式
            4. 6.10.5.3.3.4 RGMII[x]_TD[3:0] 和 RGMII[x]_TX_CTL 开关特性 - RGMII 模式
        4. 6.10.5.4  CPSW9G
          1. 6.10.5.4.1 CPSW9G MDIO 接口时序
          2. 6.10.5.4.2 CPSW9G RMII 时序
            1. 6.10.5.4.2.1 RMII[x]_REF_CLK 时序要求 – RMII 模式
            2. 6.10.5.4.2.2 RMII[x]_RXD[1:0]、RMII[x]_CRS_DV 和 RMII[x]_RX_ER 时序要求 – RMII 模式
            3. 6.10.5.4.2.3 RMII[x]_TXD[1:0] 和 RMII[x]_TXEN 开关特性 — RMII 模式
          3. 6.10.5.4.3 CPSW9G RGMII 时序
            1. 6.10.5.4.3.1 RGMII[x]_RXC 时序要求 - RGMII 模式
            2. 6.10.5.4.3.2 RGMII[x]_RD[3:0] 和 RGMII[x]_RCTL 时序控制要求 – RGMII 模式
            3. 6.10.5.4.3.3 RGMII[x]_TXC 开关特性 – RGMII 模式
            4. 6.10.5.4.3.4 RGMII[x]_TD[3:0] 和 RGMII[x]_TX_CTL 开关特性 – RGMII 模式
        5. 6.10.5.5  CSI-2
        6. 6.10.5.6  DDRSS
        7. 6.10.5.7  DSS
        8. 6.10.5.8  eCAP
          1. 6.10.5.8.1 eCAP 的时序要求
          2. 6.10.5.8.2 eCAP 的开关特性
        9. 6.10.5.9  EPWM
          1. 6.10.5.9.1 eHRPWM 的开关特性
          2. 6.10.5.9.2 eHRPWM 的时序要求
        10. 6.10.5.10 eQEP
          1. 6.10.5.10.1 eQEP 的时序要求
          2. 6.10.5.10.2 eQEP 的开关特性
        11. 6.10.5.11 GPIO
          1. 6.10.5.11.1 GPIO 时序要求
          2. 6.10.5.11.2 GPIO 开关特性
        12. 6.10.5.12 GPMC
          1. 6.10.5.12.1 GPMC 和 NOR 闪存 - 同步模式
            1. 6.10.5.12.1.1 GPMC 和 NOR 闪存时序要求 - 同步模式
            2. 6.10.5.12.1.2 GPMC 和 NOR 闪存开关特性 - 同步模式
          2. 6.10.5.12.2 GPMC 和 NOR 闪存 - 异步模式
            1. 6.10.5.12.2.1 GPMC 和 NOR 闪存时序要求 – 异步模式
            2. 6.10.5.12.2.2 GPMC 和 NOR 闪存开关特性 – 异步模式
          3. 6.10.5.12.3 GPMC 和 NAND 闪存 - 异步模式
            1. 6.10.5.12.3.1 GPMC 和 NAND 闪存时序要求 – 异步模式
            2. 6.10.5.12.3.2 GPMC 和 NAND 闪存开关特性 – 异步模式
          4. 6.10.5.12.4 GPMC0 IOSET
        13. 6.10.5.13 HyperBus
          1. 6.10.5.13.1 HyperBus 的时序要求
          2. 6.10.5.13.2 HyperBus 166MHz 开关特性
          3. 6.10.5.13.3 HyperBus 100MHz 开关特性
        14. 6.10.5.14 I2C
        15. 6.10.5.15 I3C
        16. 6.10.5.16 MCAN
        17. 6.10.5.17 MCASP
        18. 6.10.5.18 MCSPI
          1. 6.10.5.18.1 MCSPI — 主模式
          2. 6.10.5.18.2 MCSPI — 从模式
        19. 6.10.5.19 MMCSD
          1. 6.10.5.19.1 MMC0 - eMMC 接口
            1. 6.10.5.19.1.1 旧 SDR 模式
            2. 6.10.5.19.1.2 高速 SDR 模式
            3. 6.10.5.19.1.3 高速 DDR 模式
            4. 6.10.5.19.1.4 HS200 模式
          2. 6.10.5.19.2 MMC1/2 - SD/SDIO 接口
            1. 6.10.5.19.2.1 默认速度模式
            2. 6.10.5.19.2.2 高速模式
            3. 6.10.5.19.2.3 UHS-I SDR12 模式
            4. 6.10.5.19.2.4 UHS-I SDR25 模式
            5. 6.10.5.19.2.5 UHS-I SDR50 模式
            6. 6.10.5.19.2.6 UHS-I DDR50 模式
            7. 6.10.5.19.2.7 UHS-I SDR104 模式
        20. 6.10.5.20 CPTS
          1. 6.10.5.20.1 CPTS 时序要求
          2. 6.10.5.20.2 CPTS 开关特性
        21. 6.10.5.21 OSPI
          1. 6.10.5.21.1 OSPI PHY 模式
            1. 6.10.5.21.1.1 带数据训练的 OSPI
              1. 6.10.5.21.1.1.1 OSPI 开关特性 - 数据训练
            2. 6.10.5.21.1.2 无数据训练的 OSPI
              1. 6.10.5.21.1.2.1 OSPI 时序要求 - SDR 模式
              2. 6.10.5.21.1.2.2 OSPI 开关特性 - SDR 模式
              3. 6.10.5.21.1.2.3 OSPI 时序要求 - DDR 模式
              4. 6.10.5.21.1.2.4 OSPI 开关特性 - DDR 模式
          2. 6.10.5.21.2 OSPI Tap 模式
            1. 6.10.5.21.2.1 OSPI Tap SDR 时序
            2. 6.10.5.21.2.2 OSPI Tap DDR 时序
        22. 6.10.5.22 PCIE
        23. 6.10.5.23 计时器
          1. 6.10.5.23.1 计时器的时序要求
          2. 6.10.5.23.2 计时器的开关特性
        24. 6.10.5.24 UART
          1. 6.10.5.24.1 UART 的时序要求
          2. 6.10.5.24.2 UART 开关特性
        25. 6.10.5.25 USB
      6. 6.10.6 仿真和调试
        1. 6.10.6.1 迹线
        2. 6.10.6.2 JTAG
          1. 6.10.6.2.1 JTAG 电气数据和时序
            1. 6.10.6.2.1.1 JTAG 时序要求
            2. 6.10.6.2.1.2 JTAG 开关特性
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 处理器子系统
      1. 7.2.1 Arm Cortex-A72
      2. 7.2.2 Arm Cortex-R5F
      3. 7.2.3 DSP C71x
      4. 7.2.4 DSP C66x
    3. 7.3 加速器和协处理器
      1. 7.3.1 GPU
      2. 7.3.2 VPAC
      3. 7.3.3 DMPAC
      4. 7.3.4 D5520MP2
      5. 7.3.5 VXE384MP2
    4. 7.4 其他子系统
      1. 7.4.1 MSMC
      2. 7.4.2 NAVSS
        1. 7.4.2.1 NAVSS0
        2. 7.4.2.2 MCU_NAVSS
      3. 7.4.3 PDMA 控制器
      4. 7.4.4 电源
      5. 7.4.5 外设
        1. 7.4.5.1  ADC
        2. 7.4.5.2  ATL
        3. 7.4.5.3  CSI
          1. 7.4.5.3.1 摄像头流媒体接口接收器 (CSI_RX_IF) 和 MIPI DPHY 接收器 (DPHY_RX)
          2. 7.4.5.3.2 摄像头流媒体接口发送器 (CSI_TX_IF)
        4. 7.4.5.4  CPSW2G
        5. 7.4.5.5  CPSW9G
        6. 7.4.5.6  DCC
        7. 7.4.5.7  DDRSS
        8. 7.4.5.8  DSS
          1. 7.4.5.8.1 DSI
          2. 7.4.5.8.2 eDP
        9. 7.4.5.9  VPFE
        10. 7.4.5.10 eCAP
        11. 7.4.5.11 EPWM
        12. 7.4.5.12 ELM
        13. 7.4.5.13 ESM
        14. 7.4.5.14 eQEP
        15. 7.4.5.15 GPIO
        16. 7.4.5.16 GPMC
        17. 7.4.5.17 Hyperbus
        18. 7.4.5.18 I2C
        19. 7.4.5.19 I3C
        20. 7.4.5.20 MCAN
        21. 7.4.5.21 MCASP
        22. 7.4.5.22 MCRC 控制器
        23. 7.4.5.23 MCSPI
        24. 7.4.5.24 MMC/SD
        25. 7.4.5.25 OSPI
        26. 7.4.5.26 PCIE
        27. 7.4.5.27 串行器/解串器
        28. 7.4.5.28 WWDT
        29. 7.4.5.29 计时器
        30. 7.4.5.30 UART
        31. 7.4.5.31 USB
        32. 7.4.5.32 UFS
  9. 8 应用和实施
    1. 8.1 电源映射
    2. 8.2 器件连接和布局基本准则
      1. 8.2.1 电源去耦和大容量电容
        1. 8.2.1.1 配电网络实施指南
      2. 8.2.2 外部振荡器
      3. 8.2.3 JTAG 和 EMU
      4. 8.2.4 复位
      5. 8.2.5 未使用的引脚
      6. 8.2.6 JacintoTM 7 器件硬件设计指南
    3. 8.3 外设和接口的相关设计信息
      1. 8.3.1 LPDDR4 电路板设计和布局布线指南
      2. 8.3.2 OSPI 和 QSPI 电路板设计和布局指南
        1. 8.3.2.1 无环回和内部焊盘环回
        2. 8.3.2.2 外部电路板环回
        3. 8.3.2.3 DQS（仅适用于八路闪存器件）
      3. 8.3.3 SERDES REFCLK 设计指南
      4. 8.3.4 USB VBUS 设计指南
      5. 8.3.5 系统电源监测设计指南
      6. 8.3.6 高速差分信号布线指南
      7. 8.3.7 散热解决方案指导
  10. 9 器件和文档支持
    1. 9.1 器件命名规则
      1. 9.1.1 标准封装编号法
      2. 9.1.2 器件命名约定
    2. 9.2 工具与软件
    3. 9.3 文档支持
    4. 9.4 支持资源
    5. 9.5 商标
    6. 9.6 静电放电警告
    7. 9.7 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息
    1. 11.1 封装信息

封装选项

请参考 PDF 数据表获取器件具体的封装图。

机械数据 (封装 | 引脚)
  • ALF|827
散热焊盘机械数据 (封装 | 引脚)
订购信息

8.1 电源映射

这款 Jacinto 7TM 处理器器件可在多种不同的运行模式下运行，具体取决于电源的数量、电源组（即电源轨）和提供的控制信号：

  • 完全激活
  • 仅 MCU 低功耗模式
  • DDR 保留（挂起至 RAM 或 S2R）低功耗模式
  • MCU 岛安全监控测器
  • 扩展 MCU 安全监控器

建议使用支持以上不同运行模式的两个配电网络 (PDN)，它们可提供可选的最终产品功能。例如：

  • 双电压 (1.8V 和 3.3V) IO 接口
  • 合规UHS-I SD 卡
  • 合规USB2.0
  • 板载高安全性器件类型电子保险丝编程，可实现现场更新

隔离式 PDN 提供独立的 MCU 以及主电源资源和电源轨（请参阅表 8-2），以根据需要支持电源轨无干扰 (FFI)，从而实现最终产品系统功能安全目标。需要使用隔离式 PDN 来支持仅 MCU 低功耗模式或 MCU 岛安全监控。仅 MCU 模式可以禁用所有主处理同时仅使 MCU 处理器资源保持运行状态，从而显著降低器件功耗。组合式 PDN 通过将 MCU 和主电源组合成公共电源轨，来减少电源和电源轨的总数（请参阅表 8-1）。此 PDN 可用于扩展 MCU 安全处理，但不支持 MCU 岛安全监控器或仅 MCU 低功耗模式。可通过隔离式或组合式 PDN 方案支持 DDR 保留低功耗模式。

TPS6594x 和 LP8764x 电源管理 IC (PMIC) 是两种个建议 PDN 中的关键电源组件。可以根据需要添加其他分立式电源元件，以支持可选的系统功能。TI 采用上述 PMIC 对建议的 PDN 完成了优化，原因如下：

  • TI 评估板上经验证的完整器件性能授权
  • 实现器件安全手册中详述的所有系统功能安全特性和分析
  • 支持电源轨负载阶跃、电源电压精度和最大负载电流（带裕度）
  • 满足器件主模式和低功耗模式的所有电源时序控制要求（请参阅节 6.10.2电源时序控制）
  • 提供自适应电压调节 (AVS) 0 级要求，包括经 TI 验证的软件

有关完整的 PDN 设计和运行详细信息，请参阅

  1. 《适用于 Jacinto 7TM DRA829 和 TDA4VM 汽车 PDN-0B (SLVUC32) 的双 TPS6594-Q1 PMIC 用户指南》，了解符合原始 EVM PDN-0A 的传统设计，以其最大限度减少 SCH 和 PCB 更新次数
  2. 《适用于 Jacinto 7TM DRA829 和 TDA4VM 汽车 PDN-0C (SLVUC99) 的双 TPS6594-Q1 PMIC 用户指南》，了解所有新设计

表 8-1 组合 MCU 与主电压域电源轨映射
类型 电压 [V] 域名 域组 电源轨 #
数字 IO 3.3 （VDDSHV0_MCU、VDDSHV1_MCU、VDDSHV2_MCU、VDDSHV0、VDDSHV1、VDDSHV2、VDDSHV3、VDDSHV4、VDDSHV53、VDDSHV6）1、VDDA_3P3_USB4 VDDSHVn_MCU、VDDSHVn、VDDA_3P3_USB4 VDD_IO_3V3 1
数字 IO 1.8 （VDDSHV0_MCU、VDDSHV1_MCU、VDDSHV2_MCU、VDDSHV0、VDDSHV1、VDDSHV2、VDDSHV、VDDSHV4、VDDSHV53、VDDSHV6）2 VDDSHVn_MCU2 VDDSHVn32 VDD_IO_1V8 2
数字 IO 1.8 VDDS_MMC06 VDDS_MMC06 VDDS_MMC0_1V86 3
模拟 PHY 1.8 （VDDA_1P8_CSIRX、VDDA_1P8_USB、VDDA_1P8_UFS、VDDA_1P8_DP、VDDA_1P8_DSITX、VDDA_1P8_MLB、VDDA_1P8_SERDES） VDDA_1P8_<phy>5 VDD_PHY_1V85 4
模拟时钟、测量 1.8 VDDA_MCU_PLLGRP0、VDDA_MCU_TEMP、VDDA_ADC_MCU、VDDA_POR_WKUP、VDDA_WKUP VDDS_OSC1、VDDA_PLLGRP6:0、VDDA_TEMP3:0 VDDA_1P8_<clk/meas> VDA_LN_1V8 5
模拟、低电压 0.80 VDDA_0P8_PLL_MLB、VDDA_0P8_PLL_DDR、VDDA_0P8_DLL_MMC0 VDDA_0P8_DPLL VDA_DPLL_0V8 6
数字、AVS 低电压 0.77 - 0.84 VDD_CPU VDD_CPU VDD_CPU_AVS 7
数字、低电压 0.80 VDD_MCU7、VDD_CORE、（VDDA_0P8_SERDES、VDDA_0P8_SERDES_C、VDDA_0P8_DP、VDDA_0P8_DP_C、VDDA_0P8_DSITX、VDDA_0P8_DSITX_C、VDDA_0P8_CSIRX、VDDA_0P8_UFS、VDDA_0P8_USB） 8 VDD_MCU

VDD_CORE

VDDA_0P8_<phy>8		 VDD_PROC_0V8 8
数字、低电压 0.85

VDDAR_MCU、

VDDAR_CORE、

VDDAR_CPU		 VDDAR VDD_RAM_0V85 9
数字、低电压 1.1 VDDS_DDR_BIAS、

VDDS_DDR、

VDDS_DDR_C		 VDDS_DDR VDD_DDR_1V1 10
  1. 任何 MCU 或 Main 双电压 IO 电源（VDDSHVn_MCU 或 VDDSHVn）由 3.3V 电压供电以支持 3.3V 数字接口
  2. 任何 MCU 或 Main 双电压 IO 电源（VDDSHVn_MCU 或 VDDSHVn）由 1.8V 电压供电以支持 1.8V 数字接口
  3. VDDSHV5 支持 SD 存储卡的 MMC1 信号。需要使用双电压 (3.3/1.8V) 电源轨以实现合规的高速 SD 卡运行。如果不需要 SD 卡或可以接受具有固定 3.3V 工作电压的标准数据速率，则可以将域与数字 IO 3.3V 电源轨分组在一起。如果 SD 卡能够在固定 1.8V 的电压下运行，则可以将域与数字 IO 1.8V 电源轨分组在一起。
  4. VDDA_3P3_USB 是用于 USB 2.0 差分接口信号传输的 3.3V 模拟域。建议使用低噪声模拟电源来提供最佳信号完整性，以确保 USB 数据眼罩合规性。如果不需要 USB 接口或可以容忍数据位错误，则可以直接或通过电源滤波器将域与 3.3V 数字 IO 电源轨分组在一起。
  5. VDDA_1P8_<phy> 是 1.8V 模拟域，支持多个串行 PHY 接口。建议使用低噪声模拟电源来提最佳信号完整性、接口性能和规格符合性。如果不需要这些接口中的任何一个，可以容忍数据位错误或不合规运行，则可以直接或通过直列式电源滤波器将域与数字 IO 1.8V 电源轨分组在一起。
  6. VDD_MMC0 是 1.8V 数字电源，支持 eMMC 接口的 MMC0 信号。如果不需要 MMC0 或 eMMC0 接口，则可以将域与数字 IO 1.8V 电源轨组合在一起。但是，如果需要 MMC0 接口，则在 VDD_CORE 达到 Vopr min 之前，VDD_MMC0 不得开始斜升。
  7. VDD_MCU 是数字电压电源，由于具有宽工作电压范围和电源时序控制灵活性，因此能够与 0.8V VDD_CORE 或与 0.85V RAM 阵列域 (VDDAR_xxx) 组合在一起并一起斜升。
  8. VDDA_1P8_<clk/pll/ana> 是 1.8V 模拟域，支持需要使用低噪声电源以实现最佳性能的时钟振荡器、PLL 和模拟电路。
表 8-2 隔离式 MCU 与主电压域电源轨映射
类型 电压 [V] 域名 域组 电源轨 #
数字 IO 3.3 （VDDSHV0_MCU、VDDSHV1_MCU、VDDSHV2_MCU）1 VDDSHVn_MCU VDD_MCUIO_3V3 1
数字 IO 3.3 （VDDSHV0、VDDSHV1、VDDSHV2、VDDSHV3、VDDSHV4、VDDSHV53、VDDSHV6）1、VDDA_3P3_USB4 VDDSHVn、VDDA_3P3_USB4 VDD_IO_3V3 2
数字 IO 1.8 （VDDSHV0_MCU、VDDSHV1_MCU、VDDSHV2_MCU）2 VDDSHVn_MCU2 VDD_MCUIO_1V8 3
数字 IO 1.8 （VDDSHV0、VDDSHV1、VDDSHV2、VDDSHV3、VDDSHV4、VDDSHV53、VDDSHV6）2 VDDSHVn23 VDD_IO_1V8 4
数字 IO 1.8 VDDS_MMC06 VDDS_MMC06 VDDS_MMC0_1V86 5
模拟时钟、测量 1.8 VDDA_MCU_PLLGRP0、VDDA_MCU_TEMP、VDDA_ADC_MCU、VDDA_POR_WKUP、VDDA_WKUP VDDA_MCU1P8_<clk/meas> VDA_MCU_1V8 6
模拟时钟、测量 1.8 VDDS_OSC1、VDDA_PLLGRP6:0、VDDA_TEMP3:0 VDDA_1P8_<clk/meas> VDA_DPLL_1V8 7
模拟 PHY 1.8 （VDDA_1P8_CSIRX、VDDA_1P8_USB、VDDA_1P8_UFS、VDDA_1P8_DP、VDDA_1P8_DSITX、VDDA_1P8_MLB、VDDA_1P8_SERDES）5 VDDA_1P8_<phy>5 VDA_PHY_1V85 8
模拟、低电压 0.80 VDDA_0P8_PLL_MLB、VDDA_0P8_PLL_DDR、VDDA_0P8_DLL_MMC0 VDDA_0P8_DPLL VDA_DPLL_0V8 9
数字、低电压 0.80 VDD_MCU、VDDAR_MCU VDD_MCU、VDDAR_MCU VDD_MCU_0V85 10
数字、AVS 低电压 0.77 - 0.84 vdd_cpu VDD_CPU VDD_CPU_AVS 11
数字、低电压 0.80 VDD_CORE、（VDDA_0P8_SERDES、VDDA_0P8_SERDES_C、VDDA_0P8_DP、VDDA_0P8_DP_C、VDDA_0P8_DSITX、VDDA_0P8_DSITX_C、VDDA_0P8_CSIRX、VDDA_0P8_UFS、VDDA_0P8_USB）8 VDD_CORE、VDDA_0P8_<phy>8 VDD_CORE_0V8 12
数字、低电压 0.85 VDDAR_CORE、VDDAR_CPU VDDAR VDD_RAM_0V85 13
数字、低电压 1.1 VDDS_DDR_BIAS、VDDS_DDR、VDDS_DDR_C VDDS_DDR VDD_DDR_1V1 14
  1. 任何 MCU 或 Main 双电压 IO 电源（VDDSHVn_MCU 或 VDDSHVn）由 3.3V 电压供电以支持 3.3V 数字接口
  2. 任何 MCU 或 Main 双电压 IO 电源（VDDSHVn_MCU 或 VDDSHVn）由 1.8V 电压供电以支持 1.8V 数字接口
  3. VDDSHV5 支持 SD 存储卡的 MMC1 信号。需要使用双电压 (3.3/1.8V) 电源轨以实现合规的高速 SD 卡运行。如果不需要 SD 卡或可以接受具有固定 3.3V 工作电压的标准数据速率，则可以将域与数字 IO 3.3V 电源轨分组在一起。如果 SD 卡能够在固定 1.8V 的电压下运行，则可以将域与数字 IO 1.8V 电源轨分组在一起。
  4. VDDA_3P3_USB 是用于 USB 2.0 差分接口信号传输的 3.3V 模拟域。建议使用低噪声模拟电源来提供最佳信号完整性，以确保 USB 数据眼罩合规性。如果不需要 USB 接口或可以容忍数据位错误，则可以直接或通过电源滤波器将域与 3.3V 数字 IO 电源轨分组在一起。
  5. VDDA_1P8_<phy> 是 1.8V 模拟域，支持多个串行 PHY 接口。建议使用低噪声模拟电源来提最佳信号完整性、接口性能和规格符合性。如果不需要这些接口中的任何一个，可以容忍数据位错误或不合规运行，则可以直接或通过直列式电源滤波器将域与数字 IO 1.8V 电源轨分组在一起。
  6. VDD_MMC0 是 1.8V 数字电源，支持 eMMC 接口的 MMC0 信号。如果不需要 MMC0 或 eMMC0 接口，则可以将域与数字 IO 1.8V 电源轨组合在一起。但是，如果需要 MMC0 接口，则在 VDD_CORE 达到 VOPR MIN 之前，VDD_MMC0 不得开始斜升。
  7. VDD_MCU 是数字电压电源，由于具有宽工作电压范围和电源时序控制灵活性，因此能够与 0.8V VDD_CORE 或与 0.85V RAM 阵列域 (VDDAR_xxx) 组合在一起并一起斜升。
  8. VDDA_1P8_<clk/pll/ana> 是 1.8V 模拟域，支持需要使用低噪声电源以实现最佳性能的时钟振荡器、PLL 和模拟电路。