ZHCSKP3L September   2021  – June 2026 TDA4VM , TDA4VM-Q1

PRODUCTION DATA  

  1.   1
  2. 特性
  3. 应用
  4. 说明
    1. 3.1 功能方框图
  5. 器件比较
    1. 4.1 相关产品
  6. 端子配置和功能
    1. 5.1 引脚图
    2. 5.2 引脚属性
    3. 5.3 信号说明
      1. 5.3.1  ADC
        1. 5.3.1.1 MCU 域
      2. 5.3.2  DDRSS
        1. 5.3.2.1 MAIN 域
      3. 5.3.3  GPIO
        1. 5.3.3.1 MAIN 域
        2. 5.3.3.2 WKUP 域
      4. 5.3.4  I2C
        1. 5.3.4.1 MAIN 域
        2. 5.3.4.2 MCU 域
        3. 5.3.4.3 WKUP 域
      5. 5.3.5  I3C
        1. 5.3.5.1 MAIN 域
        2. 5.3.5.2 MCU 域
      6. 5.3.6  MCAN
        1. 5.3.6.1 MAIN 域
        2. 5.3.6.2 MCU 域
      7. 5.3.7  MCSPI
        1. 5.3.7.1 MAIN 域
        2. 5.3.7.2 MCU 域
      8. 5.3.8  UART
        1. 5.3.8.1 MAIN 域
        2. 5.3.8.2 MCU 域
        3. 5.3.8.3 WKUP 域
      9. 5.3.9  MDIO
        1. 5.3.9.1 MCU 域
      10. 5.3.10 CPSW2G
        1. 5.3.10.1 MCU 域
      11. 5.3.11 CPSW9G
        1. 5.3.11.1 MAIN 域
      12. 5.3.12 ECAP
        1. 5.3.12.1 MAIN 域
      13. 5.3.13 EQEP
        1. 5.3.13.1 MAIN 域
      14. 5.3.14 EHRPWM
        1. 5.3.14.1 MAIN 域
      15. 5.3.15 USB
        1. 5.3.15.1 MAIN 域
      16. 5.3.16 SERDES
        1. 5.3.16.1 MAIN 域
      17. 5.3.17 OSPI
        1. 5.3.17.1 MCU 域
      18. 5.3.18 Hyperbus
        1. 5.3.18.1 MCU 域
      19. 5.3.19 GPMC
        1. 5.3.19.1 MAIN 域
      20. 5.3.20 MMC
        1. 5.3.20.1 MAIN 域
      21. 5.3.21 CPTS
        1. 5.3.21.1 MCU 域
        2. 5.3.21.2 MAIN 域
      22. 5.3.22 UFS
        1. 5.3.22.1 MAIN 域
      23. 5.3.23 PRU_ICSSG [当前不受支持]
        1. 5.3.23.1 MAIN 域
      24. 5.3.24 MCASP
        1. 5.3.24.1 MAIN 域
      25. 5.3.25 DSS
        1. 5.3.25.1 MAIN 域
      26. 5.3.26 DP
        1. 5.3.26.1 MAIN 域
      27. 5.3.27 摄像头流媒体接口接收器 (CSI_RX_IF) 子系统
        1. 5.3.27.1 MAIN 域
      28. 5.3.28 DSI_TX
        1. 5.3.28.1 MAIN 域
      29. 5.3.29 VPFE
        1. 5.3.29.1 MAIN 域
      30. 5.3.30 DMTIMER
        1. 5.3.30.1 MAIN 域
        2. 5.3.30.2 MCU 域
      31. 5.3.31 仿真和调试
        1. 5.3.31.1 MAIN 域
      32. 5.3.32 系统和其他
        1. 5.3.32.1 启动模式配置
          1. 5.3.32.1.1 MAIN 域
          2. 5.3.32.1.2 MCU 域
        2. 5.3.32.2 时钟
          1. 5.3.32.2.1 MAIN 域
          2. 5.3.32.2.2 WKUP 域
        3. 5.3.32.3 系统
          1. 5.3.32.3.1 MAIN 域
          2. 5.3.32.3.2 WKUP 域
        4. 5.3.32.4 EFUSE
      33. 5.3.33 电源
    4. 5.4 引脚多路复用
    5. 5.5 引脚连接要求
  7. 规格
    1. 6.1  绝对最大额定值
    2. 6.2  ESD 等级
    3. 6.3  通电时间 (POH) 限制
    4. 6.4  建议运行条件
    5. 6.5  运行性能点
    6. 6.6  电气特性
    7. 6.7  一次性可编程 (OTP) 电子保险丝的 VPP 规格
      1. 6.7.1 OTP 电子保险丝编程的建议运行条件
      2. 6.7.2 硬件要求
      3. 6.7.3 编程序列
      4. 6.7.4 对硬件保修的影响
    8. 6.8  热阻特性
      1. 6.8.1 ALF 封装的热阻特性
    9. 6.9  温度传感器特性
    10. 6.10 时序和开关特性
      1. 6.10.1 时序参数和信息
      2. 6.10.2 电源时序
        1. 6.10.2.1 电源压摆率要求
        2. 6.10.2.2 组合式 MCU 域和 Main 域上电时序
        3. 6.10.2.3 组合式 MCU 域和 Main 域下电时序 - 选项 1
        4. 6.10.2.4 组合式 MCU 域和 Main 域下电时序 - 选项 2
        5. 6.10.2.5 隔离式 MCU 域和 Main 域上电时序
        6. 6.10.2.6 隔离式 MCU 域和 Main 域,初级下电时序 - 选项 1
        7. 6.10.2.7 隔离式 MCU 域和 Main 域,初级下电时序 - 选项 2
        8. 6.10.2.8 进入和退出仅 MCU 状态
        9. 6.10.2.9 进入和退出 DDR 保持状态
      3. 6.10.3 系统时序
        1. 6.10.3.1 复位时序
        2. 6.10.3.2 安全信号时序
        3. 6.10.3.3 时钟时序
      4. 6.10.4 时钟规范
        1. 6.10.4.1 输入和输出时钟/振荡器
          1. 6.10.4.1.1 WKUP_OSC0 内部振荡器时钟源
            1. 6.10.4.1.1.1 负载电容
            2. 6.10.4.1.1.2 并联电容
          2. 6.10.4.1.2 WKUP_OSC0 LVCMOS 数字时钟源
          3. 6.10.4.1.3 辅助 OSC1 内部振荡器时钟源
            1. 6.10.4.1.3.1 负载电容
            2. 6.10.4.1.3.2 并联电容
          4. 6.10.4.1.4 辅助 OSC1 LVCMOS 数字时钟源
          5. 6.10.4.1.5 未使用辅助 OSC1
          6. 6.10.4.1.6 WKUP_LFOSC0 内部振荡器时钟源
          7. 6.10.4.1.7 未使用 WKUP_LFOSC0
        2. 6.10.4.2 输出时钟
        3. 6.10.4.3 PLL
        4. 6.10.4.4 模块和外设时钟频率
      5. 6.10.5 外设
        1. 6.10.5.1  ATL
          1. 6.10.5.1.1 ATL_PCLK 时序要求
          2. 6.10.5.1.2 ‌ATL_AWS[x] 时序要求
          3. 6.10.5.1.3 ‌ATL_BWS[x] 时序要求
          4. 6.10.5.1.4 ‌ATCLK[x] 开关特性
        2. 6.10.5.2  VPFE
        3. 6.10.5.3  CPSW2G
          1. 6.10.5.3.1 CPSW2G MDIO 接口时序
          2. 6.10.5.3.2 CPSW2G RMII 时序
            1. 6.10.5.3.2.1 CPSW2G RMII[x]_REF_CLK 时序要求 – RMII 模式
            2. 6.10.5.3.2.2 CPSW2G RMII[x]_RXD[1:0]、RMII[x]_CRS_DV 和 RMII[x]_RX_ER 时序要求 - RMII 模式
            3. 6.10.5.3.2.3 CPSW2G RMII[x]_TXD[1:0] 和 RMII[x]_TX_EN 开关特性 - RMII 模式
          3. 6.10.5.3.3 CPSW2G RGMII 时序
            1. 6.10.5.3.3.1 RGMII[x]_RXC 时序要求 - RGMII 模式
            2. 6.10.5.3.3.2 RGMII[x]_RD[3:0] 和 RGMII[x]_RCTL 的 CPSW2G 时序要求 - RGMII 模式
            3. 6.10.5.3.3.3 CPSW2G RGMII[x]_TXC 开关特性 - RGMII 模式
            4. 6.10.5.3.3.4 RGMII[x]_TD[3:0] 和 RGMII[x]_TX_CTL 开关特性 - RGMII 模式
        4. 6.10.5.4  CPSW9G
          1. 6.10.5.4.1 CPSW9G MDIO 接口时序
          2. 6.10.5.4.2 CPSW9G RMII 时序
            1. 6.10.5.4.2.1 RMII[x]_REF_CLK 时序要求 – RMII 模式
            2. 6.10.5.4.2.2 RMII[x]_RXD[1:0]、RMII[x]_CRS_DV 和 RMII[x]_RX_ER 时序要求 – RMII 模式
            3. 6.10.5.4.2.3 RMII[x]_TXD[1:0] 和 RMII[x]_TXEN 开关特性 — RMII 模式
          3. 6.10.5.4.3 CPSW9G RGMII 时序
            1. 6.10.5.4.3.1 RGMII[x]_RXC 时序要求 - RGMII 模式
            2. 6.10.5.4.3.2 RGMII[x]_RD[3:0] 和 RGMII[x]_RCTL 时序控制要求 – RGMII 模式
            3. 6.10.5.4.3.3 RGMII[x]_TXC 开关特性 – RGMII 模式
            4. 6.10.5.4.3.4 RGMII[x]_TD[3:0] 和 RGMII[x]_TX_CTL 开关特性 – RGMII 模式
        5. 6.10.5.5  CSI-2
        6. 6.10.5.6  DDRSS
        7. 6.10.5.7  DSS
        8. 6.10.5.8  eCAP
          1. 6.10.5.8.1 eCAP 的时序要求
          2. 6.10.5.8.2 eCAP 的开关特性
        9. 6.10.5.9  EPWM
          1. 6.10.5.9.1 eHRPWM 的开关特性
          2. 6.10.5.9.2 eHRPWM 的时序要求
        10. 6.10.5.10 eQEP
          1. 6.10.5.10.1 eQEP 的时序要求
          2. 6.10.5.10.2 eQEP 的开关特性
        11. 6.10.5.11 GPIO
          1. 6.10.5.11.1 GPIO 时序要求
          2. 6.10.5.11.2 GPIO 开关特性
        12. 6.10.5.12 GPMC
          1. 6.10.5.12.1 GPMC 和 NOR 闪存 - 同步模式
            1. 6.10.5.12.1.1 GPMC 和 NOR 闪存时序要求 - 同步模式
            2. 6.10.5.12.1.2 GPMC 和 NOR 闪存开关特性 - 同步模式
          2. 6.10.5.12.2 GPMC 和 NOR 闪存 - 异步模式
            1. 6.10.5.12.2.1 GPMC 和 NOR 闪存时序要求 – 异步模式
            2. 6.10.5.12.2.2 GPMC 和 NOR 闪存开关特性 – 异步模式
          3. 6.10.5.12.3 GPMC 和 NAND 闪存 - 异步模式
            1. 6.10.5.12.3.1 GPMC 和 NAND 闪存时序要求 – 异步模式
            2. 6.10.5.12.3.2 GPMC 和 NAND 闪存开关特性 – 异步模式
          4. 6.10.5.12.4 GPMC0 IOSET
        13. 6.10.5.13 HyperBus
          1. 6.10.5.13.1 HyperBus 的时序要求
          2. 6.10.5.13.2 HyperBus 166MHz 开关特性
          3. 6.10.5.13.3 HyperBus 100MHz 开关特性
        14. 6.10.5.14 I2C
        15. 6.10.5.15 I3C
        16. 6.10.5.16 MCAN
        17. 6.10.5.17 MCASP
        18. 6.10.5.18 MCSPI
          1. 6.10.5.18.1 MCSPI — 主模式
          2. 6.10.5.18.2 MCSPI — 从模式
        19. 6.10.5.19 MMCSD
          1. 6.10.5.19.1 MMC0 - eMMC 接口
            1. 6.10.5.19.1.1 旧 SDR 模式
            2. 6.10.5.19.1.2 高速 SDR 模式
            3. 6.10.5.19.1.3 高速 DDR 模式
            4. 6.10.5.19.1.4 HS200 模式
          2. 6.10.5.19.2 MMC1/2 - SD/SDIO 接口
            1. 6.10.5.19.2.1 默认速度模式
            2. 6.10.5.19.2.2 高速模式
            3. 6.10.5.19.2.3 UHS-I SDR12 模式
            4. 6.10.5.19.2.4 UHS-I SDR25 模式
            5. 6.10.5.19.2.5 UHS-I SDR50 模式
            6. 6.10.5.19.2.6 UHS-I DDR50 模式
            7. 6.10.5.19.2.7 UHS-I SDR104 模式
        20. 6.10.5.20 CPTS
          1. 6.10.5.20.1 CPTS 时序要求
          2. 6.10.5.20.2 CPTS 开关特性
        21. 6.10.5.21 OSPI
          1. 6.10.5.21.1 OSPI PHY 模式
            1. 6.10.5.21.1.1 带数据训练的 OSPI
              1. 6.10.5.21.1.1.1 OSPI 开关特性 - 数据训练
            2. 6.10.5.21.1.2 无数据训练的 OSPI
              1. 6.10.5.21.1.2.1 OSPI 时序要求 - SDR 模式
              2. 6.10.5.21.1.2.2 OSPI 开关特性 - SDR 模式
              3. 6.10.5.21.1.2.3 OSPI 时序要求 - DDR 模式
              4. 6.10.5.21.1.2.4 OSPI 开关特性 - DDR 模式
          2. 6.10.5.21.2 OSPI Tap 模式
            1. 6.10.5.21.2.1 OSPI Tap SDR 时序
            2. 6.10.5.21.2.2 OSPI Tap DDR 时序
        22. 6.10.5.22 PCIE
        23. 6.10.5.23 计时器
          1. 6.10.5.23.1 计时器的时序要求
          2. 6.10.5.23.2 计时器的开关特性
        24. 6.10.5.24 UART
          1. 6.10.5.24.1 UART 的时序要求
          2. 6.10.5.24.2 UART 开关特性
        25. 6.10.5.25 USB
      6. 6.10.6 仿真和调试
        1. 6.10.6.1 迹线
        2. 6.10.6.2 JTAG
          1. 6.10.6.2.1 JTAG 电气数据和时序
            1. 6.10.6.2.1.1 JTAG 时序要求
            2. 6.10.6.2.1.2 JTAG 开关特性
  8. 详细说明
    1. 7.1 概述
    2. 7.2 处理器子系统
      1. 7.2.1 Arm Cortex-A72
      2. 7.2.2 Arm Cortex-R5F
      3. 7.2.3 DSP C71x
      4. 7.2.4 DSP C66x
    3. 7.3 加速器和协处理器
      1. 7.3.1 GPU
      2. 7.3.2 VPAC
      3. 7.3.3 DMPAC
      4. 7.3.4 D5520MP2
      5. 7.3.5 VXE384MP2
    4. 7.4 其他子系统
      1. 7.4.1 MSMC
      2. 7.4.2 NAVSS
        1. 7.4.2.1 NAVSS0
        2. 7.4.2.2 MCU_NAVSS
      3. 7.4.3 PDMA 控制器
      4. 7.4.4 电源
      5. 7.4.5 外设
        1. 7.4.5.1  ADC
        2. 7.4.5.2  ATL
        3. 7.4.5.3  CSI
          1. 7.4.5.3.1 摄像头流媒体接口接收器 (CSI_RX_IF) 和 MIPI DPHY 接收器 (DPHY_RX)
          2. 7.4.5.3.2 摄像头流媒体接口发送器 (CSI_TX_IF)
        4. 7.4.5.4  CPSW2G
        5. 7.4.5.5  CPSW9G
        6. 7.4.5.6  DCC
        7. 7.4.5.7  DDRSS
        8. 7.4.5.8  DSS
          1. 7.4.5.8.1 DSI
          2. 7.4.5.8.2 eDP
        9. 7.4.5.9  VPFE
        10. 7.4.5.10 eCAP
        11. 7.4.5.11 EPWM
        12. 7.4.5.12 ELM
        13. 7.4.5.13 ESM
        14. 7.4.5.14 eQEP
        15. 7.4.5.15 GPIO
        16. 7.4.5.16 GPMC
        17. 7.4.5.17 Hyperbus
        18. 7.4.5.18 I2C
        19. 7.4.5.19 I3C
        20. 7.4.5.20 MCAN
        21. 7.4.5.21 MCASP
        22. 7.4.5.22 MCRC 控制器
        23. 7.4.5.23 MCSPI
        24. 7.4.5.24 MMC/SD
        25. 7.4.5.25 OSPI
        26. 7.4.5.26 PCIE
        27. 7.4.5.27 串行器/解串器
        28. 7.4.5.28 WWDT
        29. 7.4.5.29 计时器
        30. 7.4.5.30 UART
        31. 7.4.5.31 USB
        32. 7.4.5.32 UFS
  9. 应用和实施
    1. 8.1 电源映射
    2. 8.2 器件连接和布局基本准则
      1. 8.2.1 电源去耦和大容量电容
        1. 8.2.1.1 配电网络实施指南
      2. 8.2.2 外部振荡器
      3. 8.2.3 JTAG 和 EMU
      4. 8.2.4 复位
      5. 8.2.5 未使用的引脚
      6. 8.2.6 JacintoTM 7 器件硬件设计指南
    3. 8.3 外设和接口的相关设计信息
      1. 8.3.1 LPDDR4 电路板设计和布局布线指南
      2. 8.3.2 OSPI 和 QSPI 电路板设计和布局指南
        1. 8.3.2.1 无环回和内部焊盘环回
        2. 8.3.2.2 外部电路板环回
        3. 8.3.2.3 DQS(仅适用于八路闪存器件)
      3. 8.3.3 SERDES REFCLK 设计指南
      4. 8.3.4 USB VBUS 设计指南
      5. 8.3.5 系统电源监测设计指南
      6. 8.3.6 高速差分信号布线指南
      7. 8.3.7 散热解决方案指导
  10. 器件和文档支持
    1. 9.1 器件命名规则
      1. 9.1.1 标准封装编号法
      2. 9.1.2 器件命名约定
    2. 9.2 工具与软件
    3. 9.3 文档支持
    4. 9.4 支持资源
    5. 9.5 商标
    6. 9.6 静电放电警告
    7. 9.7 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息
    1. 11.1 封装信息

封装选项

请参考 PDF 数据表获取器件具体的封装图。

机械数据 (封装 | 引脚)
  • ALF|827
散热焊盘机械数据 (封装 | 引脚)
订购信息

电气特性

注:

表 6-2表 6-9中所述的接口或信号对应于多路复用模式 0(主要功能)中可用的接口或信号。

这些表中介绍的焊球上多路复用的所有接口或信号都具有相同的直流电气特性,除非多路复用涉及 PHY 和 GPIO 组合,在这种情况下,会为不同的复用模式(功能)指定不同的直流电气特性。

表 6-2 I2C 开漏失效防护 (I2C OD FS) 电气特性 在建议的工作条件下测得(除非另有说明)
参数 测试条件 最小值 典型值 最大值 单位
模式 0 中的焊球名称:WKUP_I2C0_SDA、WKUP_I2C0_SCL、MCU_I2C0_SDA、MCU_I2C0_SCL、I2C0_SDA、I2C0_SCL、I2C1_SDA、I2C1_SCL、EXTINTN
焊球编号:H24 / J25 / H25 / J26 / AA5 / AC5 / AA6 / Y6 / AC18 H24/ J25 / H25 / J26 / AA5 / AC5 / AA6 / Y6 / AC18
1.8V 模式
VIL 输入低电平阈值 0.3 × VDDSHV(1) V
VILSS 输入低电平阈值稳态 0.3 × VDDSHV(1) V
VIH 输入高电平阈值 0.7 × VDDSHV(1) V
VIHSS 输入高电平阈值稳态 0.7 × VDDSHV(1) V
VHYS 输入迟滞电压 0.1 × VDDSHV(1) mV
IIN 输入漏电流 VI = 1.8V 或 0V ±10 µA
VOL 输出低电平电压 0.2 × VDDSHV(1) V
IOL(2) 低电平输出电流 VOL(MAX) 6 mA
SRI(4) 输入压摆率 18f(3)

1.8E+6
V/s
3.3V 模式(5)
VIL 输入低电平阈值 0.3 × VDDSHV(1) V
VILSS 输入低电平阈值稳态 0.25 × VDDSHV(1) V
VIH 输入高电平阈值 0.7 × VDDSHV(1) V
VIHSS 输入高电平阈值稳态 0.7 × VDDSHV(1) V
VHYS 输入迟滞电压 0.05 × VDDSHV(1) mV
IIN 输入漏电流 VI = 3.3V 或 0V ±10 µA
VOL 输出低电平电压 0.4(1) V
IOL(2) 低电平输出电流 VOL(MAX) 6 mA
SRI(4) 输入压摆率 33f(3)

3.3E+6
8E + 7 V/s
VDDSHV 表示相应的电源。有关电源名称和相应焊球的更多信息,请参阅 节 5.2 引脚属性 的“电源”列。
IOL 参数定义了器件能够保持指定 VOL 值的最小低电平输出电流。此参数定义的值应被视为系统实现可提供的最大电流,而系统实现需要为附加元件保持指定的 VOL 值。
f = 输入信号的切换频率(以 Hz 为单位)。
此最小值参数仅适用于在相应的时序和开关特性 部分中未定义的输入信号功能。选择会产生最大值的最小值参数。
在 3.3V 模式下操作 IO 时,不支持 I2C Hs 模式。
表 6-3 失效防护复位(FS 复位)电气特性 在建议的工作条件下测得(除非另有说明)
参数 测试条件 最小值 典型值 最大值 单位
模式 0 中的焊球名称:MCU_PORz、PORz
焊球编号:H23 / J24
VIL 输入低电平阈值 0.3 × VDDSHV(1) V
VILSS 输入低电平阈值稳态 0.3 × VDDSHV(1) V
VIH 输入高电平阈值 0.7 × VDDSHV(1) V
VIHSS 输入高电平阈值稳态 0.7 × VDDSHV(1) V
VHYS 输入迟滞电压 200 mV
IIN 输入漏电流 VI = 1.8V 或 0V ±10 µA
VDDSHV 表示相应的电源。有关电源名称和相应焊球的更多信息,请参阅 节 5.2 引脚属性 的“电源”列。
表 6-4 HFOSC/LFOSC 电气特性 在建议的工作条件下测得(除非另有说明)
参数 测试条件 最小值 典型值 最大值 单位
高频振荡器
焊球名称:WKUP_OSC0_XO、WKUP_OSC0_XI、OSC1_XO、OSC1_XI
焊球编号:M27 / M29 / P27 / P29
VIH 输入高电平阈值 0.65 × VDDSHV(1) V
VIL 输入低电平阈值 0.35 × VDDSHV(1) V
VHYS 输入迟滞电压 49 mV
低频振荡器
焊球名称:WKUP_LFOSC0_XO、WKUP_LFOSC0_XI
焊球编号:N26 / N28
VIH 输入高电平阈值 0.65 × VDDA_WKUP(1) V
VIL 输入低电平阈值 0.35 × VDDA_WKUP(1) V
VHYS 输入迟滞电压 工作模式 85 mV
旁路模式 324 mV
VDDSHV 表示相应的电源。对于 WKUP_OSC0,对应的电源为 VDDA_WKUP。对于 OSC1_XI,对应的电源为 VDDS_OSC1。
表 6-5 eMMCPHY 电气特性 在自然通风条件下的工作温度范围内测得(除非另有说明)
参数 测试条件 最小值 标称值 最大值 单位
模式 0 中的焊球名称:MMC0_DAT[7:0]、MMC0_CALPAD、MMC0_CMD、MMC0_DS、MMC0_CLK
焊球编号:AG2 / AH1 / AG3 / AF4 / AE5 / AF3 / AG1 / AF2 / AE1 / AE3 / AE4 / AF1
VIL 输入低电平阈值 0.35 × VDDSHV(1) V
VILSS 输入低电平阈值稳态 0.20 V
VIH 输入高电平阈值 0.65 × VDDSHV(1) V
VIHSS 输入高电平阈值稳态 1.4 V
IIN 输入漏电流 VI = 1.8V 或 0V ±10 µA
IOZ 三态输出漏电流 VO = 1.8V 或 0V ±10 µA
RPU 上拉电阻器 15 20 25 kΩ
RPD 下拉电阻器 15 20 25 kΩ
VOL 输出低电平电压 0.30 V
VOH 输出高电平电压 VDDSHV - 0.30(1) V
IOL 低电平输出电流 VOL(MAX) 2 mA
IOH 高电平输出电流 VOH(MAX) 2 mA
SRI 输入压摆率 5E + 8 V/s
VDDSHV 表示相应的电源 (vddshv8)。有关电源名称和相应焊球的更多信息,请参阅 节 5.2 引脚属性 的“电源”列。
表 6-6 SDIO 电气特性 在自然通风条件下的工作温度范围内测得(除非另有说明)
参数 测试条件 最小值 标称值 最大值 单位
模式 0 中的焊球名称:MMC1_CLK、MMC1_CMD、MMC1_DAT[3:0]、MMC2_CLK、MMC2_CMD、MMC2_DAT[3:0]
焊球编号:P25 / R29 / R24 / P24 / R25 / R26 / T26 / T25 / T24 / T27 / T29 / T28
1.8V 模式
VIL 输入低电平阈值 0.58 V
VILSS 输入低电平阈值稳态 0.58 V
VIH 输入高电平阈值 1.27 V
VIHSS 输入高电平阈值稳态 1.7 V
VHYS 输入迟滞电压 150 mV
IIN 输入漏电流 VI = 1.8V 或 0V ±10 µA
RPU 上拉电阻器 40 50 60 kΩ
RPD 下拉电阻器 40 50 60 kΩ
VOL 输出低电平电压 0.45 V
VOH 输出高电平电压 VDDSHV- 0.45(1) V
IOL 低电平输出电流 VOL(MAX) 4 mA
IOH 高电平输出电流 VOH(MAX) 4 mA
SRI(3) 输入压摆率 18f(2)

1.8E+6
V/s
3.3V 模式
VIL 输入低电平阈值 0.25 × VDDSHV(1) V
VILSS 输入低电平阈值稳态 0.15 × VDDSHV(1) V
VIH 输入高电平阈值 0.625 × VDDSHV(1) V
VIHSS 输入高电平阈值稳态 0.625 × VDDSHV(1) V
VHYS 输入迟滞电压 150 mV
IIN 输入漏电流 VI = 1.8V 或 0V ±10 µA
RPU 上拉电阻器 40 50 60 kΩ
RPD 下拉电阻器 40 50 60 kΩ
VOL 输出低电平电压 0.125 × VDDSHV(1) V
VOH 输出高电平电压 0.75 × VDDSHV(1) V
IOL 低电平输出电流 VOL(MAX) 6 mA
IOH 高电平输出电流 VOH(MAX) 10 mA
SRI(3) 输入压摆率 33f(2)

3.3E+6
V/s
VDDSHV 表示相应的电源 (vddshv8)。有关电源名称和相应焊球的更多信息,请参阅 节 5.2 引脚属性 的“电源”列。
f = 输入信号的切换频率(以 Hz 为单位)。
此最小值参数仅适用于在相应的时序和开关特性 部分中未定义的输入信号功能。选择会产生最大值的最小值参数。

CSI-2/DSI D-PHY 电气特性

注:

CSI-2/DSI (D-PHY) 接口电气特性符合 MIPI D-PHY 规范 v1.2(2014 年 8 月 1 日),包括 ECN 和勘误表(如适用)。

表 6-7 ADC12B 电气特性 在建议的工作条件下测得(除非另有说明)
参数 测试条件 最小值 典型值 最大值 单位
模式 0 中的焊球名称:MCU_ADC0_AIN[7:0]、MCU_ADC1_AIN[7:0]
焊球编号:K24 / K25 / K26 / K27 / K28 / K29 / L24 / L25 / L26 / L27 / L28 / L29 / M24 / M25 / N23 / N24
模拟输入
VMCU_ADC0/1_AIN[7:0] 满标量程输入范围 VSS VDDA_ADC0/1 V
DNL 微分非线性 -1 0.5 4 LSB
INL 积分非线性 ±1 ±4 LSB
LSBGAIN-ERROR 增益误差 ±2 LSB
LSBOFFSET-ERROR 偏移误差 ±2 LSB
CIN 输入采样电容 5.5 pF
SNR 信噪比 输入信号:-0.5dB 满量程的 200kHz 正弦波 70 dB
THD 总谐波失真 输入信号:-0.5dB 满量程的 200kHz 正弦波 73 dB
SFDR 无杂散动态范围 输入信号:-0.5dB 满量程的 200kHz 正弦波 76 dB
SNR(PLUS) 信噪比和失真 输入信号:-0.5dB 满量程的 200kHz 正弦波 69 dB
RMCU_ADC0/1_AIN[0:7] MCU_ADC0/1_AIN[7:0] 的输入阻抗 f = 输入信频率 [1/((65.97 × 10–-12) × fSMPL_CLK)] Ω
IIN 输入漏电流 MCU_ADC0/1_AIN[7:0] = VSS -10 μA
MCU_ADC0/1_AIN[7:0] = VDDA_ADC0/1 24 μA
采样动态
FSMPL_CLK SMPL_CLK 频率 60 MHz
tC 转换时间 13 ADC0/1 SMPL_CLK 周期
tACQ 采集时间 2 257 ADC0/1 SMPL_CLK 周期
TR 采样率 ADC0/1 SMPL_CLK = 60MHz 4 MSPS
CCISO 通道间隔离 100 dB
通用输入模式(1)
VIL 输入低电平阈值 0.35 × VDDA_ADC0/1 V
VILSS 输入高电平阈值稳态 0.35 × VDDA_ADC0/1 V
VIH 输入高电平阈值 0.65 × VDDA_ADC0/1 V
VIHSS 输入高电平阈值稳态 0.65 × VDDA_ADC0/1 V
VHYS 输入迟滞电压 200 mV
IIN 输入漏电流 VI = 1.8V 或 0V 6 µA
MCU_ADC0/1 可配置为以通用输入模式运行,其中所有 MCU_ADC0/1_AIN[7:0] 输入均通过 ADC0/1_CTRL 寄存器 (gpi_mode_en = 1) 全局启用,以作为数字输入运行。
表 6-8 MLB LVCMOS 电气特性 仅支持 GPIO 模式。在自然通风条件下的工作温度范围内测得(除非另有说明)
参数 测试条件 最小值 典型值 最大值 单位
模式 0 中的焊球名称:MLB0_MLBSN、MLB0_MLBDP、MLB0_MLBSP、MLB0_MLBCP、MLB0_MLBDN、MLB0_MLBCN
焊球编号:AC1 / AC3 / AD1 / AD2 / AD3 / AE2
VIL 输入低电压 0.3 × VDD(1) V
VILSS 输入低电压稳态 0.3 × VDD(1) V
VIH 输入高电压 0.7 × VDD(1) V
VIHSS 输入高电压稳态 0.75 × VDD(1) V
VHYS 输入迟滞电压 80 mV
IIN 输入漏电流 VI = 1.8V 或 0V ±10 µA
RPD 下拉电阻器 20 53 130 kΩ
VOL 输出低电压 0.2 V
VOH 输出高电压 VDD(1) - 0.2 V
IOL 低电平输出电流 VOL(MAX) 6 mA
IOH 高电平输出电流 VOH(MIN) 6 mA
SRI 输入压摆率(2) fop > 100 MHz 1 V/ns
fop < 1 MHz 10 V/ns
VDD 表示相应的电源。有关电源名称和相应焊球的更多信息,请参阅 节 5.2 引脚属性 的“电源”列。
压摆率可能会受到进一步限制,请参考节 6.10以了解运行期间的实际压摆率。
表 6-9 LVCMOS 电气特性 在建议的工作条件下测得(除非另有说明)
参数(1) 测试条件 最小值 典型值 最大值 单位
焊球名称:所有其他 IO
焊球编号:所有其他 IO
1.8V 模式
VIL 输入低电压 0.35 × VDD(1) V
VILSS 输入低电压稳态 0.3 × VDD(1) V
VIH 输入高电压 0.65 × VDD(1) V
VIHSS 输入高电压稳态 0.85 × VDD(1) V
VHYS 输入迟滞电压 150 mV
IIN 输入漏电流。 VI = 1.8V 或 0V ±10 µA
RPU 上拉电阻器 15 22 30 kΩ
RPD 下拉电阻器 15 22 30 kΩ
VOL 输出低电压 0.45 V
VOH 输出高电压 VDD(1) - 0.45 V
IOL(2) 低电平输出电流 VOL(MAX) 3 mA
IOH(2) 高电平输出电流 VOH(MIN) 3 mA
SRI(4) 输入压摆率 18f(3)

1.8E+6
V/s
3.3V 模式
VIL 输入低电压 0.8 V
VILSS 输入低电压稳态 0.6 V
VIH 输入高电压 2.0 V
VIHSS 输入高电压稳态 2.0 V
VHYS 输入迟滞电压 150 mV
IIN 输入漏电流。 VI = 3.3V 或 0V ±10 µA
RPD 下拉电阻器 15 22 30 kΩ
VOL 输出低电压 0.4 V
VOH 输出高电压 2.4 V
IOL(2) 低电平输出电流 VOL(MAX) 5 mA
IOH(2) 高电平输出电流 VOH(MIN) 6 mA
SRI(4) 输入压摆率 33f(3)

3.3E+6
V/s
VDD 表示相应的电源。有关电源名称和相应焊球的更多信息,请参阅 节 5.2 引脚属性 的“电源”列。
IOL 和 IOH 参数定义了器件能够保持指定的 VOL 和 VOH 值的最小低电平输出电流和高电平输出电流。这些参数定义的值应被视为系统实现可提供的最大电流,而系统实现需要为附加元件保持指定的 VOL 和 VOH 值。
f = 输入信号的切换频率(以 Hz 为单位)。
此最小值参数仅适用于在相应的时序和开关特性 部分中未定义的输入信号功能。选择会产生最大值的最小值参数。

USB2PHY 电气特性

注:

USB0 和 USB1 电气特性符合 2000 年 4 月 27 日发布的通用串行总线修订版 2.0 规范,包括适用的 ECN 和勘误表。

串行器/解串器 4-L-PHY/2-L-PHY 电气特性

注:

PCIe 接口符合 2017 年 9 月 27 日 PCI Express® 基本规范 4.0 版中规定的电气参数。

表 6-10 4-L-PHY 串行器/解串器 REFCLK 电气特性 中的参数 VREFCLK_TERM 所述,在输入模式下使用该器件并启用内部终端时,该器件对串行器/解串器 REFCLK 施加了额外的限制。默认情况下会启用内部终端,但在应用超过限值(由 VREFCLK_TERM 定义)的基准时钟信号之前必须禁用内部终端。在源极侧应始终启用外部终端。

表 6-10 4-L-PHY 串行器/解串器 REFCLK 电气特性 仅在启用内部终端后适用。在建议的工作条件下测得(除非另有说明)
参数 最小值 典型值 最大值 单位
模式 0 中的焊球名称:SERDES4_REFCLK_P、SERDES4_REFCLK_N
焊球编号:E8 / E7
VREFCLK_TERM 启用内部终端后位于基准时钟引脚上的单端电压阈值 400 mV
RTERM 内部端接 40 50 62.5 Ω
注:

串行器/解串器 USB 接口符合 2013 年 7 月 26 日通用串行总线 3.1 规范 1.0 版本中定义的 USB3.1 超高速发送器和接收器标准化电气参数。

注:

SGMII 接口电气特性符合 IEEE802.3 第 70 条规定的 1000BASE-KX 标准。

注:

SGMII 2.5G/XAUI 接口电气特性符合 IEEE802.3 第 47 条。

注:

QSGMII 接口电气特性符合 QSGMII 规范 1.2 版。

本器件对 2-L-PHY SERDES REFCLK 施加了额外的限制,如表 6-11 2-L-PHY SERDES REFCLK 电气特性中的参数 VIDTH 和 VIDTL 所述。

表 6-11 2-L-PHY 串行器/解串器 REFCLK 电气特性 仅在启用内部终端后适用。在建议的工作条件下测得(除非另有说明)
参数 最小值 典型值 最大值 单位
模式 0 中的焊球名称:PCIE_REFCLK[3:0]P、PCIE_REFCLK[3:0]N
焊球编号:AE9 / AD10 / AE11 / AD12 / AE14 / AD15 / AE17 / AD16
VIDTH 输入差分高电平阈值 200 mV
VIDTL 输入差分低电平阈值 -200 mV

UFS M-PHY 电气特性

注:

UFS 接口电气特性符合 MIPI M-PHY 规范 v3.1(2014 年 2 月 17 日)。

eDP/DP AUX-PHY 电气特性

注:

DP 接口电气特性符合 VESA DisplayPort (DP) 标准 v1.4(2016 年 2 月 23 日)。

注:

eDP 接口电气特性符合 VESA 嵌入式 DisplayPort (eDP) 标准 v1.4b(2015 年 10 月 23 日)。

DDR0 电气特性

注:

DDR 接口与符合 JESD209-4B 标准的 LPDDR4 SDRAM 器件兼容。