ZHCSYV2A August   2025  – October 2025 LMK3H2104 , LMK3H2108

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 I2C 特性
  7. 6 参数测量信息
    1. 6.1 LP-HCSL 测试或仿真负载
    2. 6.2 LVDS 测试负载
    3. 6.3 LVCMOS 测试负载
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1  GPI/GPIO
        1. 7.3.1.1 GPI/GPIO 引脚功能
        2. 7.3.1.2 GPI/GPIO 配置
        3. 7.3.1.3 通过 GPI/GPIO 引脚设置 I2C 地址
        4. 7.3.1.4 3 电平输入模式下的 GPIO 引脚
        5. 7.3.1.5 GPI/GPIO 内部上拉和下拉
      2. 7.3.2  OTP
        1. 7.3.2.1 OTP 概述
        2. 7.3.2.2 OTP 页选择
        3. 7.3.2.3 OTP 页面选择引脚极性
        4. 7.3.2.4 动态 OTP 页面更改
        5. 7.3.2.5 动态 OTP 页面更改时序
      3. 7.3.3  PWRGD/PWRDN#
        1. 7.3.3.1 PWRGD/PWRDN# 功能分配
        2. 7.3.3.2 PWRGD
        3. 7.3.3.3 PWRDN#
      4. 7.3.4  电源
        1. 7.3.4.1 电源引脚映射
        2. 7.3.4.2 未使用的电源引脚
      5. 7.3.5  上电序列
        1. 7.3.5.1 上电序列
      6. 7.3.6  输出启用和禁用
        1. 7.3.6.1 OE 寄存器
        2. 7.3.6.2 OE 组分配
        3. 7.3.6.3 OE “与”和逻辑
        4. 7.3.6.4 替代 OE
        5. 7.3.6.5 OE 极性
        6. 7.3.6.6 单个 LVCMOS OE
        7. 7.3.6.7 LOS 和输出行为
      7. 7.3.7  PERST#
        1. 7.3.7.1 PERST# 缓冲模式
        2. 7.3.7.2 PERST# 锁存
      8. 7.3.8  状态信号
        1. 7.3.8.1 CLK_READY
        2. 7.3.8.2 输入 LOS
        3. 7.3.8.3 输出频率检测
        4. 7.3.8.4 CRC_ERROR
        5. 7.3.8.5 状态事件寄存器
        6. 7.3.8.6 器件中断
        7. 7.3.8.7 来自 GPIO 的状态信号
      9. 7.3.9  输入接收器
        1. 7.3.9.1 GPI 输入和时钟输入
        2. 7.3.9.2 时钟输入配置和端接
        3. 7.3.9.3 差分时钟输入
        4. 7.3.9.4 失效防护输入
        5. 7.3.9.5 降低输入串扰
      10. 7.3.10 输入切换
        1. 7.3.10.1 自动切换
        2. 7.3.10.2 手动切换
      11. 7.3.11 输出 MUX
        1. 7.3.11.1 时钟输出多路复用器设置
      12. 7.3.12 输出驱动器
        1. 7.3.12.1  输出格式
        2. 7.3.12.2  1.2V LVCMOS 输出
        3. 7.3.12.3  LVCMOS 输出阻抗
        4. 7.3.12.4  可编程压摆率
        5. 7.3.12.5  输出极性
        6. 7.3.12.6  双端接 LP-HCSL 输出
        7. 7.3.12.7  AC-LVDS 和 DC-LVDS
        8. 7.3.12.8  LVDS 输出共模
        9. 7.3.12.9  输出禁用状态
        10. 7.3.12.10 状态变化期间的输出行为
      13. 7.3.13 输出同步
        1. 7.3.13.1 输出同步
        2. 7.3.13.2 同步和异步 OE
      14. 7.3.14 输出相移
      15. 7.3.15 动态更改频率
        1. 7.3.15.1 FOD 配置更新
        2. 7.3.15.2 通道分频器更新
        3. 7.3.15.3 DCO 模式
    4. 7.4 SSC
    5. 7.5 器件功能模式
      1. 7.5.1 分数输出分频器
        1. 7.5.1.1 FOD 操作
        2. 7.5.1.2 边缘组合器
        3. 7.5.1.3 整数边界杂散
      2. 7.5.2 仅缓冲模式
    6. 7.6 编程
      1. 7.6.1 I2C 串行接口
      2. 7.6.2 供应商 ID
      3. 7.6.3 OTP 编程
  9. 8 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 应用方框图示例
      2. 8.2.2 设计要求
      3. 8.2.3 详细设计过程
      4. 8.2.4 应用性能曲线图
    3. 8.3 电源相关建议
    4. 8.4 布局
      1. 8.4.1 布局指南
      2. 8.4.2 布局示例
  10. 9 器件和文档支持
    1. 9.1 文档支持
      1. 9.1.1 相关文档
    2. 9.2 接收文档更新通知
    3. 9.3 支持资源
    4. 9.4 商标
    5. 9.5 静电放电警告
    6. 9.6 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息
    1. 11.1 卷带包装信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

5.6 I2C 特性

参数 测试条件 标准模式 快速模式 单位
最小值 最大值 最小值 最大值
fSCL SCL 时钟频率 0 100 0 400 kHz
tHD;STA （重复）START 条件后的保持时间 在这段时间后，第一个时钟脉冲被生成。 4 0.6 µs
tLOW SCL 时钟的低电平周期 4.7 1.3 µs
tHIGH SCL 时钟的高电平周期 4 0.6 µs
tSU;STA 重复 START 条件的建立时间 4.7 0.6 µs
tHD;DAT 数据保持时间 0 0 µs
tSU;DAT 数据建立时间 250 100 ns
tr SDA 和 SCL 信号的上升时间 1000 20 300 ns
tf SDA 和 SCL 信号的下降时间 300 20 × (VDD / 5.5V) 300 ns
tSU;STO STOP 条件的建立时间 4 0.6 µs
tBUF 停止与启动状态之间的总线空闲时间 4.7 1.3 µs
Cb 每个总线的容性负载 400 400 pF
tVD;DAT 数据有效时间 3.45 0.9 µs
tVD;ACK 数据有效确认时间 3.45 0.9 µs
VnL 低电平的噪声容限 对于每个连接的器件，包括迟滞 0.1 × VDD 0.1 × VDD V
VnH 高电平的噪声容限 对于每个连接的器件，包括迟滞 0.2 × VDD 0.2 × VDD V