ZHCSYV2A August   2025  – October 2025 LMK3H2104 , LMK3H2108

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 I2C 特性
  7. 6 参数测量信息
    1. 6.1 LP-HCSL 测试或仿真负载
    2. 6.2 LVDS 测试负载
    3. 6.3 LVCMOS 测试负载
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1  GPI/GPIO
        1. 7.3.1.1 GPI/GPIO 引脚功能
        2. 7.3.1.2 GPI/GPIO 配置
        3. 7.3.1.3 通过 GPI/GPIO 引脚设置 I2C 地址
        4. 7.3.1.4 3 电平输入模式下的 GPIO 引脚
        5. 7.3.1.5 GPI/GPIO 内部上拉和下拉
      2. 7.3.2  OTP
        1. 7.3.2.1 OTP 概述
        2. 7.3.2.2 OTP 页选择
        3. 7.3.2.3 OTP 页面选择引脚极性
        4. 7.3.2.4 动态 OTP 页面更改
        5. 7.3.2.5 动态 OTP 页面更改时序
      3. 7.3.3  PWRGD/PWRDN#
        1. 7.3.3.1 PWRGD/PWRDN# 功能分配
        2. 7.3.3.2 PWRGD
        3. 7.3.3.3 PWRDN#
      4. 7.3.4  电源
        1. 7.3.4.1 电源引脚映射
        2. 7.3.4.2 未使用的电源引脚
      5. 7.3.5  上电序列
        1. 7.3.5.1 上电序列
      6. 7.3.6  输出启用和禁用
        1. 7.3.6.1 OE 寄存器
        2. 7.3.6.2 OE 组分配
        3. 7.3.6.3 OE “与”和逻辑
        4. 7.3.6.4 替代 OE
        5. 7.3.6.5 OE 极性
        6. 7.3.6.6 单个 LVCMOS OE
        7. 7.3.6.7 LOS 和输出行为
      7. 7.3.7  PERST#
        1. 7.3.7.1 PERST# 缓冲模式
        2. 7.3.7.2 PERST# 锁存
      8. 7.3.8  状态信号
        1. 7.3.8.1 CLK_READY
        2. 7.3.8.2 输入 LOS
        3. 7.3.8.3 输出频率检测
        4. 7.3.8.4 CRC_ERROR
        5. 7.3.8.5 状态事件寄存器
        6. 7.3.8.6 器件中断
        7. 7.3.8.7 来自 GPIO 的状态信号
      9. 7.3.9  输入接收器
        1. 7.3.9.1 GPI 输入和时钟输入
        2. 7.3.9.2 时钟输入配置和端接
        3. 7.3.9.3 差分时钟输入
        4. 7.3.9.4 失效防护输入
        5. 7.3.9.5 降低输入串扰
      10. 7.3.10 输入切换
        1. 7.3.10.1 自动切换
        2. 7.3.10.2 手动切换
      11. 7.3.11 输出 MUX
        1. 7.3.11.1 时钟输出多路复用器设置
      12. 7.3.12 输出驱动器
        1. 7.3.12.1  输出格式
        2. 7.3.12.2  1.2V LVCMOS 输出
        3. 7.3.12.3  LVCMOS 输出阻抗
        4. 7.3.12.4  可编程压摆率
        5. 7.3.12.5  输出极性
        6. 7.3.12.6  双端接 LP-HCSL 输出
        7. 7.3.12.7  AC-LVDS 和 DC-LVDS
        8. 7.3.12.8  LVDS 输出共模
        9. 7.3.12.9  输出禁用状态
        10. 7.3.12.10 状态变化期间的输出行为
      13. 7.3.13 输出同步
        1. 7.3.13.1 输出同步
        2. 7.3.13.2 同步和异步 OE
      14. 7.3.14 输出相移
      15. 7.3.15 动态更改频率
        1. 7.3.15.1 FOD 配置更新
        2. 7.3.15.2 通道分频器更新
        3. 7.3.15.3 DCO 模式
    4. 7.4 SSC
    5. 7.5 器件功能模式
      1. 7.5.1 分数输出分频器
        1. 7.5.1.1 FOD 操作
        2. 7.5.1.2 边缘组合器
        3. 7.5.1.3 整数边界杂散
      2. 7.5.2 仅缓冲模式
    6. 7.6 编程
      1. 7.6.1 I2C 串行接口
      2. 7.6.2 供应商 ID
      3. 7.6.3 OTP 编程
  9. 8 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 应用方框图示例
      2. 8.2.2 设计要求
      3. 8.2.3 详细设计过程
      4. 8.2.4 应用性能曲线图
    3. 8.3 电源相关建议
    4. 8.4 布局
      1. 8.4.1 布局指南
      2. 8.4.2 布局示例
  10. 9 器件和文档支持
    1. 9.1 文档支持
      1. 9.1.1 相关文档
    2. 9.2 接收文档更新通知
    3. 9.3 支持资源
    4. 9.4 商标
    5. 9.5 静电放电警告
    6. 9.6 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息
    1. 11.1 卷带包装信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

7.3.3.3 PWRDN#

PWRGD 置为有效后，PWRGD/PWRDN# 引脚变为 PWRDN#（断电，低电平有效）引脚。在随后的高电平/低电平转换中，器件进入或退出 PWRDN# 模式。有 3 种 PWRDN# 模式：

  • 基于动态 OTP 选择的断电模式（仅适用于 LMK3H2108）。如果满足以下两个条件，则选择此模式：
    • PWRGD/PWRDN# 功能分配给 GPIO_0、GPIO_1 或 GPIO_2
    • PWRGD/PWRDN# 引脚也配置为 2 电平动态 OTP 选择引脚

    PWRDN# 置为有效时，器件通过加载所有动态 OTP 选择引脚（包括 PWRDN# 引脚）选择的 OTP 页面进入断电模式。在该“断电模式 OTP 页面”中，用户可以对某些块断电，禁用输出驱动器并决定输出禁用状态。

    PWRDN# 置为无效时，器件通过加载所有动态 OTP 选择引脚（包括 PWRDN# 引脚）选择的 OTP 页面退出断电模式。

    在此模式下，具有 PWRDN# 功能的 GPIO 引脚必须编程为正常极性。

  • 低功耗模式。在低功耗模式下，当 PWRDN# 置为有效时，大多数块断电以实现省电。输出组断电且输出处于三态。寄存器值不变。BAW 在该模式下不会自动断电，如果需要，需要通过 I2C 手动将 BAW PD 设置为“1”，以进一步省电。
  • 复位模式。在复位模式下，切换 PWRDN# 引脚相当于重新启动上电序列。PWRDN# 置为有效会将器件断电并禁用所有输出进入三态。PWRDN# 置为无效会启动上电序列。

无论 GPI/GPIO 极性设置如何，PWRDN# 功能始终为低电平有效。

在基于动态 OTP 选择的断电模式下，以下块可通过 OTP 寄存器断电。

表 7-13 断电控制
器件型号 寄存器 说明
LMK3H2108 或 LMK3H2104 PDN 对器件断电。该寄存器的功能受 PIN_SAMPLE_DIS 和 OTP_AUTOLOAD_DIS 的影响
LMK3H2108 或 LMK3H2104 BAW_PD 对 BAW 和 BAW 相关电路断电
LMK3H2108 或 LMK3H2104 FOD_0_PD 对 FOD_0 断电。
LMK3H2108 或 LMK3H2104 FOD_1_PD 将 FOD_1 断电
LMK3H2108 或 LMK3H2104 IN0_PD 将 IN0 断电
LMK3H2108 IN1_PD 将 IN1 断电
LMK3H2108 IN2_PD 将 IN2 断电

为了尽可能减小未使用的输出驱动器的功率，请设置 OUTx_DIS_STATE = 3 (Hi-Z/Hi-Z)。

除低功耗模式和复位模式外，还可通过以下寄存器实现更大的灵活性。

表 7-14 断电模式寄存器
寄存器 说明
PIN_RESAMPLE_DIS 引脚重新采样禁用。
  • LMK3H2104：
    • 0x0：器件退出断电模式（PWRDN# 引脚置为无效或者写入 PDN 寄存器字段的 0x0）时，会对 REF_0/CTRL 引脚重新采样以确定器件的工作模式。
    • 0x1：不会对该引脚进行重新采样，并保留 REF_0/CTRL 引脚的最后一个采样值。
  • LMK3H2108：该寄存器没有影响。
OTP_AUTOLOAD_DIS OTP 自动加载禁用。默认情况下，当器件退出断电模式（PWRDN# 引脚置为无效或者写入 PDN 寄存器字段的 0x0）时，OTP 数据加载到器件寄存器中。但是，如果在退出断电模式时 OTP_AUTOLOAD_DIS 的值为 0x1，则不会发生这种此数据传输。OTP_AUTOLOAD_DIS 寄存器字段对动态 OTP 页面更改没有影响。
表 7-15 断电模式寄存器和器件行为
PIN_SAMPLE_DIS OTP_AUTOLOAD_DIS 切换 PWRDN# 时的器件行为
0x0 0x0 复位模式，完整。切换 PWRDN# 引脚相当于一次完整的下电上电。
0x0 0x1 复位模式，无 OTP 自动负载。切换 PWRDN# 引脚会使器件复位但寄存器值保留。
0x1 0x0 复位模式，无引脚重新采样。从 OTP 重新加载寄存器，但不会对 REF_0/CTRL 引脚进行重新采样，并且 LMK3H2104 的器件工作模式不变。
0x1 0x1 低功耗模式。不会对逻辑输入引脚进行重新采样并且没有 OTP 内容加载到寄存器中。寄存器值不变。PWRDN# 置为有效时，输出组断电且输出保持三态。