ZHCSYV2A August   2025  – October 2025 LMK3H2104 , LMK3H2108

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 I2C 特性
  7. 6 参数测量信息
    1. 6.1 LP-HCSL 测试或仿真负载
    2. 6.2 LVDS 测试负载
    3. 6.3 LVCMOS 测试负载
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1  GPI/GPIO
        1. 7.3.1.1 GPI/GPIO 引脚功能
        2. 7.3.1.2 GPI/GPIO 配置
        3. 7.3.1.3 通过 GPI/GPIO 引脚设置 I2C 地址
        4. 7.3.1.4 3 电平输入模式下的 GPIO 引脚
        5. 7.3.1.5 GPI/GPIO 内部上拉和下拉
      2. 7.3.2  OTP
        1. 7.3.2.1 OTP 概述
        2. 7.3.2.2 OTP 页选择
        3. 7.3.2.3 OTP 页面选择引脚极性
        4. 7.3.2.4 动态 OTP 页面更改
        5. 7.3.2.5 动态 OTP 页面更改时序
      3. 7.3.3  PWRGD/PWRDN#
        1. 7.3.3.1 PWRGD/PWRDN# 功能分配
        2. 7.3.3.2 PWRGD
        3. 7.3.3.3 PWRDN#
      4. 7.3.4  电源
        1. 7.3.4.1 电源引脚映射
        2. 7.3.4.2 未使用的电源引脚
      5. 7.3.5  上电序列
        1. 7.3.5.1 上电序列
      6. 7.3.6  输出启用和禁用
        1. 7.3.6.1 OE 寄存器
        2. 7.3.6.2 OE 组分配
        3. 7.3.6.3 OE “与”和逻辑
        4. 7.3.6.4 替代 OE
        5. 7.3.6.5 OE 极性
        6. 7.3.6.6 单个 LVCMOS OE
        7. 7.3.6.7 LOS 和输出行为
      7. 7.3.7  PERST#
        1. 7.3.7.1 PERST# 缓冲模式
        2. 7.3.7.2 PERST# 锁存
      8. 7.3.8  状态信号
        1. 7.3.8.1 CLK_READY
        2. 7.3.8.2 输入 LOS
        3. 7.3.8.3 输出频率检测
        4. 7.3.8.4 CRC_ERROR
        5. 7.3.8.5 状态事件寄存器
        6. 7.3.8.6 器件中断
        7. 7.3.8.7 来自 GPIO 的状态信号
      9. 7.3.9  输入接收器
        1. 7.3.9.1 GPI 输入和时钟输入
        2. 7.3.9.2 时钟输入配置和端接
        3. 7.3.9.3 差分时钟输入
        4. 7.3.9.4 失效防护输入
        5. 7.3.9.5 降低输入串扰
      10. 7.3.10 输入切换
        1. 7.3.10.1 自动切换
        2. 7.3.10.2 手动切换
      11. 7.3.11 输出 MUX
        1. 7.3.11.1 时钟输出多路复用器设置
      12. 7.3.12 输出驱动器
        1. 7.3.12.1  输出格式
        2. 7.3.12.2  1.2V LVCMOS 输出
        3. 7.3.12.3  LVCMOS 输出阻抗
        4. 7.3.12.4  可编程压摆率
        5. 7.3.12.5  输出极性
        6. 7.3.12.6  双端接 LP-HCSL 输出
        7. 7.3.12.7  AC-LVDS 和 DC-LVDS
        8. 7.3.12.8  LVDS 输出共模
        9. 7.3.12.9  输出禁用状态
        10. 7.3.12.10 状态变化期间的输出行为
      13. 7.3.13 输出同步
        1. 7.3.13.1 输出同步
        2. 7.3.13.2 同步和异步 OE
      14. 7.3.14 输出相移
      15. 7.3.15 动态更改频率
        1. 7.3.15.1 FOD 配置更新
        2. 7.3.15.2 通道分频器更新
        3. 7.3.15.3 DCO 模式
    4. 7.4 SSC
    5. 7.5 器件功能模式
      1. 7.5.1 分数输出分频器
        1. 7.5.1.1 FOD 操作
        2. 7.5.1.2 边缘组合器
        3. 7.5.1.3 整数边界杂散
      2. 7.5.2 仅缓冲模式
    6. 7.6 编程
      1. 7.6.1 I2C 串行接口
      2. 7.6.2 供应商 ID
      3. 7.6.3 OTP 编程
  9. 8 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 应用方框图示例
      2. 8.2.2 设计要求
      3. 8.2.3 详细设计过程
      4. 8.2.4 应用性能曲线图
    3. 8.3 电源相关建议
    4. 8.4 布局
      1. 8.4.1 布局指南
      2. 8.4.2 布局示例
  10. 9 器件和文档支持
    1. 9.1 文档支持
      1. 9.1.1 相关文档
    2. 9.2 接收文档更新通知
    3. 9.3 支持资源
    4. 9.4 商标
    5. 9.5 静电放电警告
    6. 9.6 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息
    1. 11.1 卷带包装信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

5.5 电气特性

参数 测试条件 最小值 典型值 最大值 单位
频率稳定性
∆ftotal 总频率误差。包括所有因素以及 25°C 下的 10 年老化 TA = -40 至 105°C -25 25 ppm
∆faging,25°C 25°C 老化导致的频率误差 TA = 25°C，1 年老化 1.0 3.6 ppm
TA = 25°C，3 年老化 1.2 5.0 ppm
TA = 25°C，5 年老化 1.3 5.7 ppm
TA = 25°C，10 年老化 1.4 6.5 ppm
TA = 25°C，20 年老化 1.6 7.4 ppm
时钟输入要求
fIN 输入频率 LVCMOS 输入缓冲器 0 200 MHz
差分输入缓冲器 25 400 MHz
DCIN 时钟输入占空比 40 60 %
VIN 差分时钟输入幅度（差分峰峰值电压的一半） f0 ≤ 300MHz 150 1200 mV
300MHz < f0 ≤ 400MHz 150 1200 mV
VCM 差分输入共模 0.2 3.3 V
VIH 单端时钟输入高电压 1.2 3.6 V
VIL 单端时钟输入低电压 -0.3 0.5 V
dVIN/dt 时钟输入压摆率 20% 至 80% 0.15 V/ns
CIN 时钟输入电容（每个引脚）。INx 配置为时钟输入时，INx_P 引脚或 INx_N 引脚上的电容 共模电压 = 0.7V。内部输入端接禁用 2.7 pF
共模电压 = 0.7V 内部 100Ω 差分端接启用 1.4 pF
共模电压 = 1.2V。内部输入端接禁用 2.5 pF
共模电压 = 1.2V 内部 100Ω 差分端接启用 1.3 pF
共模电压 = 3.3V。内部输入端接禁用 3.4 pF
共模电压 = 3.3V 内部 100Ω 差分端接启用 1.4 pF
LP-HCSL 时钟输出特性
fout 输出频率 2.5 400 MHz
Vmin 包括下冲的输出电压低电平 -85 85 mV
Vovershoot 输出电压高过冲电平 Vmax – VOH 120 mV
VOH 输出高电压(4) OUTx_LPHCSL_VOD_SEL = 0 612 686 758 mV
OUTx_LPHCSL_VOD_SEL = 1 638 714 789 mV
OUTx_LPHCSL_VOD_SEL = 2 663 741 818 mV
OUTx_LPHCSL_VOD_SEL = 3 687 768 849 mV
OUTx_LPHCSL_VOD_SEL = 4 712 793 877 mV
OUTx_LPHCSL_VOD_SEL = 5 734 817 905 mV
OUTx_LPHCSL_VOD_SEL = 6 704 794 877 mV
OUTx_LPHCSL_VOD_SEL = 7 727 820 906 mV
OUTx_LPHCSL_VOD_SEL = 8 726 823 913 mV
OUTx_LPHCSL_VOD_SEL = 9 748 847 941 mV
OUTx_LPHCSL_VOD_SEL = 10 769 872 967 mV
OUTx_LPHCSL_VOD_SEL = 11 792 896 996 mV
OUTx_LPHCSL_VOD_SEL = 12 815 921 1023 mV
OUTx_LPHCSL_VOD_SEL = 13 836 945 1050 mV
OUTx_LPHCSL_VOD_SEL = 14 858 969 1080 mV
OUTx_LPHCSL_VOD_SEL = 15 879 993 1107 mV
Zdiff LP-HCSL 静态差分阻抗 85Ω LP-HCSL 68 85 102 Ω
100Ω LP-HCSL 80 100 120 Ω
dV/dt 输出压摆率（上升沿和下降沿）。在差分波形上从 –150mV 到 +150mV 测量，以过零点为中心。 OUTx_SLEW_RATE = 0(1) 2.4 3.1 3.7 V/ns
OUTx_SLEW_RATE = 1(1) 2.2 2.9 3.4 V/ns
OUTx_SLEW_RATE = 2(1) 2 2.6 3.1 V/ns
OUTx_SLEW_RATE = 3(1) 1.8 2.3 2.8 V/ns
∆dV/dt 上升沿速率与下降沿速率匹配 (1) 20 %
ODC 输出占空比 (1) 45 55 %
fout ≤ 325MHz 45 55 %
325MHz < fout ≤ 400MHz 45 55 %
tskew 输出到输出偏斜 相同时钟源 100 ps
Vcross 绝对交叉点电压 (1) 250 550 mV
∆Vcross Vcross 在所有时钟边沿上的变化 (1) 140 mV
|VRB| 回铃电压绝对值 (1) 100 mV
tstable 允许 VRB 之前的时间 (1) 500 ps
Jcycle-to-cycle 周期间抖动，通用时钟无 SSC (1) 150 ps
Jcycle-to-cycle 周期间抖动，通用时钟，-0.5% SSC (1) 150 ps
tperiod_abs 绝对周期，包括抖动和 SSC (1) 9.949 10 10.101 ns
tperiod_avg_CC 平均时钟周期精度，通用时钟 (1) -100 2600 ppm
tperiod_avg_SRIS 平均时钟周期精度，SRIS (1) -100 1600 ppm
VOH-DC 输出电压高电平 直流仿真负载，
85Ω LP-HCSL，
OUTx_LPHCSL_VOD_SEL = 4		 225 270 mV
VOL-DC 输出电压低电平 10 150 mV
Vcross-DC 绝对交叉点电压 130 200 mV
LVDS 时钟输出特性
fout 输出频率 2.5 400 MHz
|VOD| 差分输出电压 |VOUTP - VOUTN| 的稳态幅度 250 450 mV
∆Vpp-diff 互补输出状态之间差分输出电压摆幅的变化 50 mV
VOS 稳态输出失调电压（共模电压） VDDO_x = 3.3V 1.075 1.425 V
VDDO_x = 2.5V 1.05 1.4 V
VDDO_x = 1.8V 1 1.25 V
∆VOS 互补输出状态之间 VOS 的变化 50 mV
ISA、ISB 短路电流。发电机输出端子短接至发电机电路公共端时的电流大小 -24 24 mA
ISAB 短路电流。发电机输出端子相互短路时的电流大小 -12 12 mA
tR，tF 20% 至 80% 差分上升/下降时间 OUTx_SLEW_RATE = 0 385 ps
OUTx_SLEW_RATE = 1 545 ps
OUTx_SLEW_RATE = 2 710 ps
OUTx_SLEW_RATE = 3 850 ps
tskew 输出到输出偏斜 相同时钟源 100 ps
ODC 输出占空比 45 55 %
LVCMOS 时钟输出特性
fout 输出频率。时钟源为 FOD 或边缘组合器 OUT0 38.15 × 10–6 200 MHz
所有其他输出 156.25 × 10–3 200 MHz
输出频率。时钟源为 IN0、IN1 或 IN2 0 200 MHz
dV/dt 输出压摆率。VDDO = 3.3V ± 5%。在 20% 至 80% 范围内测得，4.7pF 负载 OUTx_CMOS_SLEW_RATE = 0 2 5.2 V/ns
OUTx_CMOS_SLEW_RATE = 1 1.7 5 V/ns
OUTx_CMOS_SLEW_RATE = 2 1.35 4 V/ns
OUTx_CMOS_SLEW_RATE = 3 1 3.5 V/ns
dV/dt 输出压摆率。VDDO = 2.5V ± 5%。在 20% 至 80% 范围内测得，4.7pF 负载 OUTx_CMOS_SLEW_RATE = 0 1.5 3.9 V/ns
OUTx_CMOS_SLEW_RATE = 1 1.3 3.8 V/ns
OUTx_CMOS_SLEW_RATE = 2 1 3.1 V/ns
OUTx_CMOS_SLEW_RATE = 3 0.75 2.7 V/ns
dV/dt 输出压摆率。VDDO = 1.8V ± 5%。在 20% 至 80% 范围内测得，4.7pF 负载 OUTx_CMOS_SLEW_RATE = 0 1.25 2.9 V/ns
OUTx_CMOS_SLEW_RATE = 1 1.1 2.8 V/ns
OUTx_CMOS_SLEW_RATE = 2 0.85 2.4 V/ns
OUTx_CMOS_SLEW_RATE = 3 0.65 2.1 V/ns
dV/dt 输出压摆率。1.2V LVCMOS 模式。VDDO = 3.3V 或 2.5V。在 20% 至 80% 范围内测得，4.7pF 负载 OUTx_SLEW_RATE = 0 1.5 2.1 V/ns
OUTx_SLEW_RATE = 1 1.3 1.9 V/ns
OUTx_SLEW_RATE = 2 1.1 1.6 V/ns
OUTx_SLEW_RATE = 3 1 1.5 V/ns
dV/dt 输出压摆率。1.2V LVCMOS 模式。VDDO = 1.8V。在 20% 至 80% 范围内测得，4.7pF 负载 OUTx_SLEW_RATE = 0 1.2 2.3 V/ns
OUTx_SLEW_RATE = 1 1 2 V/ns
OUTx_SLEW_RATE = 2 0.9 1.8 V/ns
OUTx_SLEW_RATE = 3 0.8 1.6 V/ns
VOH 输出高电压 IOH = –15mA (3.3V) 0.8 × VDDO VDDO V
IOH = –12mA (2.5V) 0.8 × VDDO VDDO V
IOH = –8mA (1.8V) 0.8 × VDDO VDDO V
VOL 输出低电压 IOL = 15mA (3.3V) 0 0.4 V
IOL = 12mA (2.5V) 0 0.4
IOL = 8mA (1.8V) 0 0.4
VOH,1.2V 1.2V CMOS 模式下的输出高电压 编程为 1.2V。IOH = -3mA 0.93 1.2 V
编程为 1.1V。IOH = -3mA 0.86 1.1 V
VOL,1.2V 1.2V CMOS 模式下的输出低电压 IOL = 3mA 0 0.24 V
|VOD,1.2V Diff| |VOUTP - VOUTN|.使用差分输出端接时，1.2V CMOS 模式下的输出摆幅 编程为 1.2V。100Ω 差分外部端接。2pF 负载。 539 600 660 mV
编程为 1.1V。100Ω 差分外部端接。2pF 负载。 495 550 617 mV
VOS,1.2V Diff 输出失调电压。使用差分输出端接时，1.2V CMOS 模式下的输出共模 编程为 1.2V。100Ω 差分外部端接。2pF 负载。 540 600 660 mV
编程为 1.1V。100Ω 差分外部端接。2pF 负载。 495 550 605 mV
dV/dt 使用 100Ω 差分外部端接时，1.2V CMOS 模式下的差分输出压摆率。VDDO = 3.3V 或 2.5V ± 5%。在 20% 至 80% 范围内测得，2pF 负载 OUTx_SLEW_RATE = 0 2.8 3.3 V/ns
OUTx_SLEW_RATE = 1 2.2 2.6 V/ns
OUTx_SLEW_RATE = 2 1.8 2.1 V/ns
OUTx_SLEW_RATE = 3 1.5 1.7 V/ns
使用 100Ω 差分外部端接时，1.2V CMOS 模式下的差分输出压摆率。VDDO = 1.8V ± 5%。在 20% 至 80% 范围内测得，2pF 负载 OUTx_SLEW_RATE = 0 2.5 3.3 V/ns
OUTx_SLEW_RATE = 1 2 2.6 V/ns
OUTx_SLEW_RATE = 2 1.6 2.1 V/ns
OUTx_SLEW_RATE = 3 1.3 1.8 V/ns
Ileak 输出泄漏电流 输出三态。VDD = VDDO = 3.465V -35 35 µA
Rout 输出阻抗 3.3V LVCMOS 17 Ω
2.5V LVCMOS 17 Ω
1.8V LVCMOS 17 Ω
1.2V LVCMOS 40 50 60 Ω
ODC 输出占空比 fout ≤ 156.25MHz 45 55 %
fout > 156.25MHz 45 55 %
tskew 输出到输出偏斜 相同时钟源 100 ps
Cload 最大负载电容 15 pF
LVCMOS REFCLK 特性
fout 输出频率 0 200 MHz
dV/dt 输出压摆率，在 20% 至 80% 范围内测得 VDDO = 3.3V ± 5%(2) 2.2 6.1 V/ns
VDDO = 2.5V ± 5%(2) 1.7 4.6 V/ns
VDDO = 1.8V ± 5%(2) 1.45 3.4 V/ns
VOH 输出高电压 3.3V ± 5% 时，IOH = –15mA(2) 0.8 x VDDO VDDO V
2.5V ± 5% 时，IOH = –12mA(2) 0.8 x VDDO VDDO V
1.8V ± 5% 时，IOH = –8mA(2) 0.8 x VDDO VDDO V
VOL 输出低电压 3.3V ± 5% 时，IOL = 15mA(2) 0 0.4 V
2.5V ± 5% 时，IOL = 12mA(2) 0 0.4 V
1.8V ± 5% 时，IOL = 8mA(2) 0 0.4 V
Ileak 输出泄漏电流 输出三态。VDD = VDDO = 3.465V(4) -6 13 µA
Rout 输出阻抗 3.3V LVCMOS 17 Ω
Rout 输出阻抗 2.5V LVCMOS 17 Ω
Rout 输出阻抗 1.8V LVCMOS 17 Ω
ODC 输出占空比 fout ≤ 156.25MHz(2) 45 55 %
fout > 156.25MHz(2) 45 55 %
Cload 最大负载电容 (2) 15 pF
RJ 12kHz 至 20MHz 积分 RMS 抖动 fout = 50MHz(2) 1 ps
SSC 特性
fout 支持 SSC 的输出频率范围 2.5 200 MHz
fSSC SSC 调制频率 30 31.5 33 kHz
fSSC-deviation SSC 偏差（调制深度） 向下展频（可编程） -0.05 -3 %
中心展频（可编程） ±0.025 ±1.5 %
df/dt 最大 SSC 频率转换率 0 < fSSC-deviation ≤ –0.5% 1250 ppm/us
抖动特性
JPCIe2-cc-SSC_off PCIe 第 2 代通用时钟抖动，SSC 关闭（抖动限制 = 3ps） 仅启用 FOD0 或 FOD1。SSC 禁用 0.27 ps
JPCIe2-cc-SSC_on PCIe 第 2 代通用时钟抖动，–0.5% ≤ SSC < 0%（抖动限制 = 3ps） 仅启用 FOD0 或 FOD1。SSC 启用 0.48 ps
JPCIe2-SRNS PCIe 第 2 代 SRNS 抖动 仅启用 FOD0 或 FOD1。SSC 禁用 0.32 ps
JPCIe2-SRIS PCIe 第 2 代 SRIS 抖动，–0.3% ≤ SSC < 0% 仅启用 FOD0 或 FOD1。SSC 启用 0.51 ps
JPCIe3-cc-SSC_off PCIe 第 3 代通用时钟抖动，SSC 关闭（抖动限制 = 1ps） 仅启用 FOD0 或 FOD1。SSC 禁用 80 fs
JPCIe3-cc-SSC_on PCIe 第 3 代通用时钟抖动，–0.5% ≤ SSC < 0%（抖动限制 = 1ps） 仅启用 FOD0 或 FOD1。SSC 启用 145 fs
JPCIe3-SRNS PCIe 第 3 代 SRNS 抖动 仅启用 FOD0 或 FOD1。SSC 禁用 95 fs
JPCIe3-SRIS PCIe 第 3 代 SRIS 抖动，–0.3% ≤ SSC < 0% 仅启用 FOD0 或 FOD1。SSC 启用 440 fs
JPCIe4-cc-SSC_off PCIe 第 4 代通用时钟抖动，SSC 关闭（抖动限制 = 500fs） 仅启用 FOD0 或 FOD1。SSC 禁用 76 fs
JPCIe4-cc-SSC_on PCIe 第 4 代通用时钟抖动，–0.5% ≤ SSC < 0%（抖动限制 = 500fs） 仅启用 FOD0 或 FOD1。SSC 启用 144 fs
JPCIe4-SRNS PCIe 第 4 代 SRNS 抖动 仅启用 FOD0 或 FOD1。SSC 禁用 95 fs
JPCIe4-SRIS PCIe 第 4 代 SRIS 抖动，–0.3% ≤ SSC < 0% 仅启用 FOD0 或 FOD1。SSC 启用 215 fs
JPCIe5-cc-SSC_off PCIe 第 5 代通用时钟抖动，SSC 关闭（抖动限制 = 150fs） 仅启用 FOD0 或 FOD1。SSC 禁用 29 fs
JPCIe5-cc-SSC_on PCIe 第 5 代通用时钟抖动，–0.5% ≤ SSC < 0%（抖动限制 = 150fs） 仅启用 FOD0 或 FOD1。SSC 启用 61 fs
JPCIe5-SRNS PCIe 第 5 代 SRNS 抖动 仅启用 FOD0 或 FOD1。SSC 禁用 36 fs
JPCIe5-SRIS PCIe 第 5 代 SRIS 抖动，–0.3% ≤ SSC < 0% 仅启用 FOD0 或 FOD1。SSC 启用 66 fs
JPCIe6-cc-SSC_off PCIe 第 6 代通用时钟抖动，SSC 关闭（抖动限制 = 100fs） 仅启用 FOD0 或 FOD1。SSC 禁用 19.3 fs
JPCIe6-cc-SSC_on PCIe 第 6 代通用时钟抖动，–0.5% ≤ SSC < 0%（抖动限制 = 100fs） 仅启用 FOD0 或 FOD1。SSC 启用 36.4 fs
JPCIe6-SRNS PCIe 第 6 代 SRNS 抖动 仅启用 FOD0 或 FOD1。SSC 禁用 29.3 fs
JPCIe6-SRIS PCIe 第 6 代 SRIS 抖动，–0.3% ≤ SSC < 0% 仅启用 FOD0 或 FOD1。SSC 启用 48.3 fs
JPCIe7-cc-SSC_off PCIe 第 7 代通用时钟抖动，SSC 关闭 仅启用 FOD0 或 FOD1。SSC 禁用 13.5 fs
JPCIe7-cc-SSC_on PCIe 第 7 代通用时钟抖动，–0.5% ≤ SSC < 0% 仅启用 FOD0 或 FOD1。SSC 启用 25.5 fs
JPCIe7-SRNS PCIe 第 7 代 SRNS 抖动 仅启用 FOD0 或 FOD1。SSC 禁用 20.6 fs
JPCIe7-SRIS PCIe 第 7 代 SRIS 抖动，–0.15% ≤ SSC < 0% 仅启用 FOD0 或 FOD1。SSC 启用 26.4 fs
RJRMS 12kHz 至 20MHz RMS 抖动 fout = 156.25MHz仅启用 FOD0 或 FOD1。 154 211 fs
缓冲模式特性
JPCIe1-CC PCIe 第 1 代 CC 差分输入压摆率 ≥ 3.5V/ns。差分输入摆幅 ≥ 1600mV 977 fs
JPCIe2-CC PCIe 第 2 代 CC 229 fs
JPCIe3-CC PCIe 第 3 代 CC 88 fs
JPCIe4-CC PCIe 第 4 代 CC 88 fs
JPCIe5-CC PCIe 第 5 代 CC 34 fs
JPCIe6-CC PCIe 第 6 代 CC 22 fs
JPCIe2-IR PCIe 第 2 代 IR 268 fs
JPCIe3-IR PCIe 第 3 代 IR 72 fs
JPCIe4-IR PCIe 第 4 代 IR 72 fs
JPCIe5-IR PCIe 第 5 代 IR 28 fs
JPCIe6-IR PCIe 第 6 代 IR 23 fs
JPCIe1-CC PCIe 第 1 代 CC 差分输入压摆率 ≥ 1.5V/ns。差分输入摆幅 ≥ 800mV 977 fs
JPCIe2-CC PCIe 第 2 代 CC 231 fs
JPCIe3-CC PCIe 第 3 代 CC 90 fs
JPCIe4-CC PCIe 第 4 代 CC 90 fs
JPCIe5-CC PCIe 第 5 代 CC 34 fs
JPCIe6-CC PCIe 第 6 代 CC 23 fs
JPCIe2-IR PCIe 第 2 代 IR 273 fs
JPCIe3-IR PCIe 第 3 代 IR 73 fs
JPCIe4-IR PCIe 第 4 代 IR 73 fs
JPCIe5-IR PCIe 第 5 代 IR 28 fs
JPCIe6-IR PCIe 第 6 代 IR 23 fs
JRMS-additive 附加 12kHz 至 20MHz RMS 抖动 (100MHz) 差分输入压摆率 ≥ 3.5V/ns。差分输入摆幅 ≥ 1600mV 73 145 fs
差分输入压摆率 ≥ 1.5V/ns。差分输入摆幅 ≥ 800mV 77 153 fs
JRMS-additive 附加 12kHz 至 20MHz RMS 抖动 (156.25MHz) 差分输入压摆率 ≥ 3.5V/ns。差分输入摆幅 ≥ 1600mV 57 122 fs
差分输入压摆率 ≥ 1.5V/ns。差分输入摆幅 ≥ 800mV 59 124 fs
JRMS-additive 附加 12kHz 至 70MHz RMS 抖动 (156.25MHz) 差分输入压摆率 ≥ 3.5V/ns。差分输入摆幅 ≥ 1600mV 106 156 fs
差分输入压摆率 ≥ 1.5V/ns。差分输入摆幅 ≥ 800mV 108 161 fs
JRMS-additive 附加 12kHz 至 20MHz RMS 抖动 (312.5MHz) 差分输入压摆率 ≥ 3.5V/ns。差分输入摆幅 ≥ 1600mV 48 90 fs
差分输入压摆率 ≥ 1.5V/ns。差分输入摆幅 ≥ 800mV 51 94 fs
JRMS-additive 附加 12kHz 至 70MHz RMS 抖动 (312.5MHz) 差分输入压摆率 ≥ 3.5V/ns。差分输入摆幅 ≥ 1600mV 81 123 fs
差分输入压摆率 ≥ 1.5V/ns。差分输入摆幅 ≥ 800mV 82 128 fs
tskew 输出到输出偏斜 相同时钟源 100 ps
tPD 输入到输出延迟 1.1 ns
ΔtPD 输入到输出延迟变化 单个器件过热和过压。100MHz，LP-HCSL 输出 2 ps/℃
DCD 占空比失真 差分输入，f ≤ 400MHz，差分输入压摆率 ≥ 1.5V/ns，差分输入摆幅 ≥ 800mV -3 3 %
CMOS 输入，f ≤ 200MHz，上升/下降时间 ≤ 1ns -11 11 %
CMOS 输入，f ≤ 156.25MHz，上升/下降时间 ≤ 1ns -9 9 %
CMOS 输入，f ≤ 50MHz，上升/下降时间 ≤ 1ns -3 3 %
时序特性
tstartup 启动时间 VDD = 2.5/3.3V。所有 VDD 引脚达到 1.62V 到出现第一个输出时钟上升沿所用的时间 2.4 5 ms
VDD = 1.8V。所有 VDD 引脚达到 1.62V 到出现第一个输出时钟上升沿所用的时间 1.6 5 ms
tOE 输出启用时间。CLOCK_READY 状态为“1”后，OE 置为有效到出现第一个输出时钟上升沿所用的时间 完全同步模式 3 输出时钟周期 7 个输出时钟周期 + 40ns
自同步模式 3 输出时钟周期 7 个输出时钟周期 + 40ns
无同步模式 0 40 ns
tOD 输出禁用时间。OE 置为无效到出现最后一个输出时钟下降沿所用的时间。 完全同步模式 3 输出时钟周期 7 个输出时钟周期 + 40ns
自同步模式 3 输出时钟周期 7 个输出时钟周期 + 40ns
无同步模式 0 40 ns
tOTP 动态 OTP 切换时间 当 OTP 页面更改时，在时钟输出的最后一个下降沿和第一个上升沿之间测得 900 µs
电源电流特性
IDDR VDDR 引脚电源电流（仅限 LMK3H2108） IN1 和 IN2 已断电 5.1 mA
IN1 或 IN2 启用 14.1 mA
IN1 和 IN2 启用 25.1 mA
IDDX VDDX 引脚电源电流（仅限 LMK3H2108） IN0 已断电 2.5 mA
IN0 启用 13.4 mA
IDDA VDDA 引脚电源电流 一个 FOD 启用。FOD 频率 = 200MHz 49.6 mA
一个 FOD 启用。FOD 频率 = 400MHz 55.7 mA
两个 FOD 均启用。FOD 频率 = 200MHz 59.2 mA
两个 FOD 均启用。FOD 频率 = 400MHz 74.4 mA
IDDD VDDD 引脚电源电流 一个 FOD 启用。FOD 频率 = 200MHz 45.8 mA
一个 FOD 启用。FOD 频率 = 400MHz 52.4 mA
两个 FOD 均启用。FOD 频率 = 200MHz 58.4 mA
两个 FOD 均启用。FOD 频率 = 400MHz 70 mA
IDDO_CMOS 每对 LVCMOS 输出的 VDDO 引脚电源电流 VDDO = 1.8V ± 5%。fout = 50MHz 5 mA
VDDO = 2.5V ± 5%。fout = 50MHz 6.4 mA
VDDO = 3.3V ± 5%。fout = 50MHz 7.7 mA
VDDO = 1.8V ± 5%。fout = 200MHz 13.4 mA
VDDO = 2.5V ± 5%。fout = 200MHz 17.3 mA
VDDO = 3.3V ± 5%。fout = 200MHz 21.7 mA
IDDO_1.2VCMOS 每对 1.2V LVCMOS 输出的 VDDO 引脚电源电流 VDDO = 1.8V ± 5%。1.2V LVCMOS 启用。fout = 50MHz。高阻抗端接。 11.9 mA
VDDO = 1.8V ± 5%。1.2V LVCMOS 启用。fout = 200MHz。高阻抗端接。 15.6 mA
VDDO = 1.8V ± 5%。1.2V LVCMOS 启用。fout = 50MHz。100Ω 差分端接。 15.8 mA
VDDO = 1.8V ± 5%。1.2V LVCMOS 启用。fout = 200MHz。100Ω 差分端接。 18.2 mA
IDDO_LPHCSL 每对 LP-HCSL 输出的 VDDO 引脚电源电流 VDDO = 1.8V、2.5V 或 3.3V ±5%。fout = 100MHz 10.8 mA
VDDO = 1.8V、2.5V 或 3.3V ±5%。fout = 400MHz 16.4 mA
IDDO_LVDS 每对 LVDS 输出的 VDDO 引脚电源电流 VDDO = 1.8V、2.5V 或 3.3V ±5%。fout = 100MHz 8 mA
VDDO = 1.8V、2.5V 或 3.3V ±5%。fout = 400MHz 11.3 mA
IDD_PD 总关断电流 VDDO = 1.8V ± 5% 53 mA
VDDO = 3.3V ± 5% 67 mA
PSNR 特性
PSNR2.5/3.3V_CLK_GEN 电源噪声抑制。VDDx = 2.5V 或 3.3V。时钟发生器模式（时钟源为 FOD 或边缘组合器）。施加到所有非 VDDO 电源引脚的纹波(3) 10kHz -88.9 dBc
50kHz -89.9 dBc
100kHz -89.2 dBc
500kHz -82.6 dBc
1MHz -93.3 dBc
5MHz -86.8 dBc
10MHz -89.3 dBc
电源噪声抑制。VDDx = 2.5V 或 3.3V。时钟发生器模式（时钟源为 FOD 或边缘组合器）。施加到所有 VDDO 引脚的纹波。LVCMOS 输出格式(3) 10kHz -72 dBc
50kHz -72.6 dBc
100kHz -72.1 dBc
500kHz -71.4 dBc
1MHz -92.5 dBc
5MHz -90.7 dBc
10MHz -92.6 dBc
电源噪声抑制。VDDx = 2.5V 或 3.3V。时钟发生器模式（时钟源为 FOD 或边缘组合器）。施加到所有 VDDO 引脚的纹波。LVDS 输出格式(3) 10kHz -87.5 dBc
50kHz -87.9 dBc
100kHz -83.7 dBc
500kHz -72.3 dBc
1MHz -91.8 dBc
5MHz -87.6 dBc
10MHz -89.9 dBc
电源噪声抑制。VDDx = 2.5V 或 3.3V。时钟发生器模式（时钟源为 FOD 或边缘组合器）。施加到所有 VDDO 引脚的纹波。HCSL 输出格式(3) 10kHz -87.1 dBc
50kHz -88.8 dBc
100kHz -88.4 dBc
500kHz -89.7 dBc
1MHz -93.8 dBc
5MHz -98.8 dBc
10MHz -91.2 dBc
PSNR1.8V_CLK_GEN 电源噪声抑制。VDDx = 1.8V。时钟发生器模式（时钟源为 FOD 或边缘组合器）。施加到所有非 VDDO 电源引脚的纹波(3) 10kHz -74.1 dBc
50kHz -75.1 dBc
100kHz -73.2 dBc
500kHz -67.2 dBc
1MHz -89.3 dBc
5MHz -78.9 dBc
10MHz -83.1 dBc
电源噪声抑制。VDDx = 1.8V。时钟发生器模式（时钟源为 FOD 或边缘组合器）。施加到所有 VDDO 引脚的纹波。LVCMOS 输出格式(3) 10kHz -56.9 dBc
50kHz -57.5 dBc
100kHz -57 dBc
500kHz -56.4 dBc
1MHz -82.1 dBc
5MHz -75.2 dBc
10MHz -88.2 dBc
电源噪声抑制。VDDx = 1.8V。时钟发生器模式（时钟源为 FOD 或边缘组合器）。施加到所有 VDDO 引脚的纹波。LVDS 输出格式(3) 10kHz -78.4 dBc
50kHz -79.1 dBc
100kHz -74.5 dBc
500kHz -66.6 dBc
1MHz -89.4 dBc
5MHz -82.8 dBc
10MHz -89.4 dBc
电源噪声抑制。VDDx = 1.8V。时钟发生器模式（时钟源为 FOD 或边缘组合器）。施加到所有 VDDO 引脚的纹波。HCSL 输出格式(3) 10kHz -78.1 dBc
50kHz -81.5 dBc
100kHz -81.2 dBc
500kHz -89.8 dBc
1MHz -93.9 dBc
5MHz -90.5 dBc
10MHz -91.3 dBc
LMK3H2104 I/O 特性
VIH OTP_SEL_[1:0]（引脚 4、5）的输入高电压  0.7 × VDDD VDDD + 0.3 V
VIL OTP_SEL_[1:0]（引脚 4、5）的输入低电压  GND – 0.3 0.8 V
VIH CTRL（引脚 23）的输入高电压 0.65 × VDD_REF VDD_REF + 0.3 V
VIL CTRL（引脚 23）的输入低电压 -0.3 0.4 V
VIH GPI_[2:0]（引脚 1、2、6）的输入高电压 VDDD = 1.8V ± 5% 0.65 × VDDD VDDD + 0.3 V
VIL GPI_[2:0]（引脚 1、2、6）的输入低电压 -0.3 0.35 × VDDD V
VIH GPIO_[1:0]（引脚 8、9）的输入高电压 0.65 × VDDD VDDD + 0.3 V
VIL GPIO_[1:0]（引脚 8、9）的输入低电压 -0.3 0.35 × VDDD V
VIH GPI_[2:0]（引脚 1、2、6）的输入高电压 VDDD = 2.5V ± 5% 1.7 VDDD + 0.3 V
VIL GPI_[2:0]（引脚 1、2、6）的输入低电压 -0.3 0.7 V
VIH GPIO_[1:0]（引脚 8、9）的输入高电压 1.7 VDDD + 0.3 V
VIL GPIO_[1:0]（引脚 8、9）的输入低电压 -0.3 0.7 V
VIH GPI_[2:0]（引脚 1、2、6）的输入高电压 VDDD = 3.3V ± 5% 2.2 3.6 V
VIL GPI_[2:0]（引脚 1、2、6）的输入低电压 -0.3 0.8 V
VIH GPIO_[1:0]（引脚 8、9）的输入高电压 2.2 3.6 V
VIL GPIO_[1:0]（引脚 8、9）的输入低电压 -0.3 0.8 V
VOH GPIO_[1:0] 的输出高电压 VDDD = 1.8V ± 5%，IOH = –2mA VDDD – 0.45 VDDD + 0.3 V
VOL GPIO_[1:0] 的输出低电压 VDDD = 1.8V ± 5%，IOL = 2mA 0.45 V
VOH GPIO_[1:0] 的输出高电压 VDDD = 2.5V ± 5%，IOH = –2mA 1.7 VDDD + 0.3 V
VOL GPIO_[1:0] 的输出低电压 VDDD = 2.5V ± 5%，IOL = 2mA 0.7 V
VOH GPIO_[1:0] 的输出高电压 VDDD = 3.3V ± 5%，IOH = –2mA 2.4 VDDD + 0.3 V
VOL GPIO_[1:0] 的输出低电压 VDDD = 3.3V ± 5%，IOL = 2mA 0.4 V
Rpu/pd OTP_SEL_[1:0] 和 CTRL 的建议外部上拉/下拉电阻器 0 60 kΩ
GPI_[2:0] 和 GPIO_[1:0] 的建议外部上拉/下拉电阻器 0 10 kΩ
IL,GPI GPI_[2:0] 输入漏电流 包括上拉/下拉电阻器。VIL = 0V，VIH = VDD = 1.8V ± 5% -32 128 µA
GPI_[2:0] 输入漏电流 包括上拉/下拉电阻器。VIL = 0V，VIH = VDD = 2.5V ± 5% -32 143 µA
GPI_[2:0] 输入漏电流 包括上拉/下拉电阻器。VIL = 0V，VIH = VDD = 3.3V ± 5% -32 171 µA
IL,GPIO GPIO_[1:0] 输入漏电流 包括上拉/下拉电阻器。VIL = 0V，VIH = VDD = 1.8V ± 5% -37 32 µA
GPIO_[1:0] 输入漏电流 包括上拉/下拉电阻器。VIL = 0V，VIH = VDD = 2.5V ± 5% -47 43 µA
GPIO_[1:0] 输入漏电流 包括上拉/下拉电阻器。VIL = 0V，VIH = VDD = 3.3V ± 5% -57 57 µA
Cin OTP_SEL_[1:0] 和 CTRL 的输入电容 3 pF
GPI_[2:0] 的输入电容 5.5 pF
GPIO_[1:0] 的输入电容 3.5 pF
LMK3H2108 I/O 特性
VIH GPI_[1:0]（引脚 1、2）的输入高电压 VDDD，VDDX 或 VDDR = 1.8V ± 5% 0.65 × VDDX VDDX + 0.3 V
VIL GPI_[1:0]（引脚 1、2）的输入低电压 -0.3 0.35 × VDDX V
VIH GPI_[5:2]（引脚 4、5、7、8）的输入高电压 0.65 × VDDR VDDR + 0.3 V
VIL GPI_[5:2]（引脚 4、5、7、8）的输入低电压 -0.3 0.35 × VDDR V
VIH GPIO_[4:3]（引脚 15、16）的输入高电压 0.65 × VDDD VDDD + 0.3 V
VIL GPIO_[4:3]（引脚 15、16）的输入低电压 -0.3 0.35 × VDDD V
VIH 2 电平 GPIO_[2:0]（引脚 12、13、14）的输入高电压 0.65 × VDDD VDDD + 0.3 V
VIL 2 电平 GPIO_[2:0]（引脚 12、13、14）的输入低电压 -0.3 0.35 × VDDD V
VIH 3 电平 GPIO_[2:0]（引脚 12、13、14）的输入高电压 0.75 × VDDD VDDD + 0.3 V
VIM 3 电平 GPIO_[2:0]（引脚 12、13、14）的输入中电压 0.45 × VDDD 0.55 × VDDD V
VIL 3 电平 GPIO_[2:0]（引脚 12、13、14）的输入低电压 -0.3 0.25 × VDDD V
VIH GPI_[1:0]（引脚 1、2）的输入高电压 VDDD，VDDX 或 VDDR = 2.5V ± 5% 1.7 VDDX + 0.3 V
VIL GPI_[1:0]（引脚 1、2）的输入低电压 -0.3 0.7 V
VIH GPI_[5:2]（引脚 4、5、7、8）的输入高电压 1.7 VDDR + 0.3 V
VIL GPI_[5:2]（引脚 4、5、7、8）的输入低电压 -0.3 0.7 V
VIH GPIO_[4:3]（引脚 15、16）的输入高电压 1.7 VDDD + 0.3 V
VIL GPIO_[4:3]（引脚 15、16）的输入低电压 -0.3 0.7 V
VIH 2 电平 GPIO_[2:0]（引脚 12、13、14）的输入高电压 1.7 VDDD + 0.3 V
VIL 2 电平 GPIO_[2:0]（引脚 12、13、14）的输入低电压 -0.3 0.7 V
VIH 3 电平 GPIO_[2:0]（引脚 12、13、14）的输入高电压 0.75 × VDDD VDDD + 0.3 V
VIM 3 电平 GPIO_[2:0]（引脚 12、13、14）的输入中电压 0.45 × VDDD 0.55 × VDDD V
VIL 3 电平 GPIO_[2:0]（引脚 12、13、14）的输入低电压 -0.3 0.25 × VDDD V
VIH GPI_[1:0]（引脚 1、2）的输入高电压 VDDD，VDDX 或 VDDR = 3.3V ± 5% 2.2 3.6 V
VIL GPI_[1:0]（引脚 1、2）的输入低电压 -0.3 0.8 V
VIH GPI_[5:2]（引脚 4、5、7、8）的输入高电压 2.2 3.6 V
VIL GPI_[5:2]（引脚 4、5、7、8）的输入低电压 -0.3 0.8 V
VIH GPIO_[4:3]（引脚 15、16）的输入高电压 2.2 3.6 V
VIL GPIO_[4:3]（引脚 15、16）的输入低电压 -0.3 0.8 V
VIH 2 电平 GPIO_[2:0]（引脚 12、13、14）的输入高电压 2.2 3.6 V
VIL 2 电平 GPIO_[2:0]（引脚 12、13、14）的输入低电压 -0.3 0.8 V
VIH 3 电平 GPIO_[2:0]（引脚 12、13、14）的输入高电压 0.75 × VDDD 3.6 V
VIM 3 电平 GPIO_[2:0]（引脚 12、13、14）的输入中电压 0.45 × VDDD 0.55 × VDDD V
VIL 3 电平 GPIO_[2:0]（引脚 12、13、14）的输入低电压 -0.3 0.25 × VDDD V
VOH GPIO_[4:0] 的输出高电压 VDDD = 1.8V ± 5%，IOH = –2mA VDDD – 0.45 VDDD + 0.3 V
VOL GPIO_[4:0] 的输出低电压 VDDD = 1.8V ± 5%，IOL = 2mA 0.45 V
VOH GPIO_[4:0] 的输出高电压 VDDD = 2.5V ± 5%，IOH = –2mA 1.7 VDDD + 0.3 V
VOL GPIO_[4:0] 的输出低电压 VDDD = 2.5V ± 5%，IOL = 2mA 0.7 V
VOH GPIO_[4:0] 的输出高电压 VDDD = 3.3V ± 5%，IOH = –2mA 2.4 VDDD + 0.3 V
VOL GPIO_[4:0] 的输出低电压 VDDD = 3.3V ± 5%，IOL = 2mA 0.4 V
Rpu/pd GPI_[5:0] 和 GPIO_[4:0] 的建议外部上拉/下拉电阻器 0 10 kΩ
IL GPI_[1:0] 输入漏电流 包括上拉/下拉电阻器。VIL = 0V。VIH = VDDX = 1.8V ± 5% -32 128 µA
包括上拉/下拉电阻器。VIL = 0V。VIH = VDDX = 2.5V ± 5% -32 142 µA
包括上拉/下拉电阻器。VIL = 0V。VIH = VDDX = 3.3V ± 5% -32 171 µA
GPI_[5:2] 输入漏电流 包括上拉/下拉电阻器。VIL = 0V。VIH = VDDR = 1.8V ± 5% -32 128 µA
包括上拉/下拉电阻器。VIL = 0V。VIH = VDDR = 2.5V ± 5% -32 143 µA
包括上拉/下拉电阻器。VIL = 0V。VIH = VDDR = 3.3V ± 5% -32 171 µA
GPIO_[4:0] 输入漏电流 包括上拉/下拉电阻器。VIL = 0V。VIH = VDDR = 1.8V ± 5% -37 32 µA
包括上拉/下拉电阻器。VIL = 0V。VIH = VDDR = 2.5V ± 5% -47 43 µA
包括上拉/下拉电阻器。VIL = 0V。VIH = VDDR = 3.3V ± 5% -57 57 µA
CIN GPI_[3:0] 的输入电容 5.5 pF
GPIO_[4:0] 的输入电容 3.5 pF
I2C I/O 特性
VIH SCL 和 SDA 的输入高电压 0.7 × VDDD V
VIL SCL 和 SDA 的输入低电压 0.3 × VDDD V
VOL SDA 输出电压低电平 IOL = 4mA 0.4 V
IL SCL 和 SDA 的输入漏电流 -10 10 µA
CIN SCL 和 SDA 的输入电容 1 pF
(1) PCIe 测试负载，15dB 损耗 (4GHz)，fout = 100MHz，走线阻抗 = 100Ω，高阻抗负载
(2) 使用 10kΩ 外部上拉或下拉电阻器进行测试
(3) 将 0.1µF 电容器放置在靠近每个电源引脚的位置。施加 50mVpp 纹波（0.1µF 电容器不存在时，纹波为 50mV）并测量时钟输出的杂散电平
(4) 使用输出频率为 100MHz 的 100Ω LP-HCSL 测量。实际OH  因输出频率而异