ZHCSLX9C July 2023 – July 2025 DRV8262
PRODUCTION DATA
| 参数 | 测试条件 | 最小值 | 典型值 | 最大值 | 单位 | |
|---|---|---|---|---|---|---|
| 电源电压(VM、DVDD) | ||||||
| IVM | VM 工作电源电流 | nSLEEP = 1,无负载,VCC = 外部 5V |
5 |
8 |
mA | |
| nSLEEP = 1,无电机负载,VCC = DVDD |
8.5 |
13 |
||||
| IVMQ | VM 睡眠模式电源电流 | nSLEEP = 0 | 3 |
8 |
μA | |
| tSLEEP | 睡眠时间 | nSLEEP = 0 至睡眠模式 | 120 | μs | ||
| tRESET | nSLEEP 复位脉冲 | nSLEEP 低电平至清除故障 | 20 | 40 | μs | |
| tWAKE | 唤醒时间 | nSLEEP = 1 至输出转换 | 0.75 | 1 | ms | |
| tON | 导通时间 | VM > UVLO 至输出转换 | 0.8 | 1.3 | ms | |
| VDVDD | 内部稳压器电压 | 无外部负载,6V < VVM < 60V | 4.75 | 5 | 5.25 | V |
| 无外部负载,VVM = 4.5V |
4.3 |
4.45 |
V |
|||
| 电荷泵(VCP、CPH、CPL) | ||||||
| VVCP | VCP 工作电压 | 6V < VVM < 60V | VVM + 5 | V | ||
| f(VCP) | 电荷泵开关频率 | VVM > UVLO;nSLEEP = 1 | 360 | kHz | ||
| 逻辑电平输入(IN1、IN2、IN3、IN4、OCPM、MODE1、MODE2、nSLEEP) | ||||||
| VIL | 输入逻辑低电平电压 | 0 | 0.6 | V | ||
| VIH | 输入逻辑高电平电压 | 1.5 | 5.5 | V | ||
| VHYS | 输入逻辑迟滞 | 100 | mV | |||
| VHYS _nSLEEP |
nSLEEP 逻辑迟滞 |
300 |
mV |
|||
| IIL | 输入逻辑低电平电流(MODE2 除外) | VIN = 0V | -1 | 1 | μA | |
| IIH | 输入逻辑高电平电流(MODE2 除外) | VIN = 5V | 50 | μA | ||
| RPU | MODE2 内部上拉电阻 |
220 |
kΩ | |||
|
tPDH1 |
INx 高电平到 OUTx 高电平传播延迟 |
600 |
ns |
|||
|
tPDL1 |
INx 低电平到 OUTx 低电平传播延迟 |
600 |
ns |
|||
| 三电平输入 (DECAY) | ||||||
| VI1 | 输入逻辑低电平电压 | 连接至 GND |
0 |
0.6 |
V |
|
| VI2 | 输入高阻抗电压 | 高阻抗(>500kΩ 至 GND) |
1.8 |
2 |
2.2 |
V |
| VI3 | 输入逻辑高电平电压 | 连接至 DVDD |
2.7 |
5.5 |
V |
|
| IO | 输出上拉电流 |
10.5 |
μA | |||
| 四电平输入 (TOFF) | ||||||
| VI1 | 输入逻辑低电平电压 | 连接至 GND | 0 | 0.6 | V | |
| VI2 | 330kΩ ± 5% 至 GND | 1 | 1.25 | 1.4 | V | |
| VI3 | 输入高阻抗电压 | 高阻抗(>500kΩ 至 GND) | 1.8 | 2 | 2.2 | V |
| VI4 | 输入逻辑高电平电压 | 连接至 DVDD | 2.7 | 5.5 | V | |
| IO | 输出上拉电流 | 10.5 | μA | |||
| 控制输出 (nFAULT) | ||||||
| VOL | 输出逻辑低电平电压 | IO = 5mA | 0.3 | V | ||
| IOH | 输出逻辑高电平漏电流 | -1 | 1 | μA | ||
| 电机驱动器输出(OUT1、OUT2、OUT3、OUT4) | ||||||
| RDS(ONH_DUAL) | 双路 H 桥、高侧 FET 导通电阻 |
TJ = 25°C、IO = -5A |
50 |
60 |
mΩ | |
| TJ = 125°C、IO = -5A |
75 |
94 |
mΩ | |||
| TJ = 150°C、IO = -5 A |
85 |
107 | mΩ | |||
| RDS(ONL_DUAL) | 双路 H 桥、低侧 FET 导通电阻 | TJ = 25°C、IO = 5A |
50 |
60 |
mΩ | |
| TJ = 125°C、IO = 5A |
72 |
90 |
mΩ | |||
| TJ = 150°C、IO = 5 A |
80 |
100 | mΩ | |||
| RDS(ONH_SINGLE) | 单路 H 桥、高侧 FET 导通电阻 | TJ = 25°C、IO = -5A |
25 |
30 | mΩ | |
| TJ = 125°C、IO = -5A | 38 |
47 |
mΩ | |||
| TJ = 150°C、IO = -5A |
43 |
54 |
mΩ | |||
| RDS(ONL_SINGLE) | 单路 H 桥、低侧 FET 导通电阻 | TJ = 25°C、IO = 5A |
25 |
30 | mΩ | |
| TJ = 125°C、IO = 5A |
36 |
45 |
mΩ | |||
| TJ = 150°C、IO = 5 A |
40 |
50 |
mΩ | |||
|
ILEAK |
输出漏电流至 GND |
睡眠模式,H 桥处于高阻态,VVM = 60V |
300 |
μA | ||
| tRF | 输出上升/下降时间 | IO = 5A,介于 10% 和 90% 之间 |
110 |
ns | ||
|
tD |
输出死区时间 |
VM = 24V,IO = 5A |
300 |
ns |
||
| 电流检测和调节(IPROPI、VREF) | ||||||
|
AIPROPI |
电流镜增益 |
212 |
μA/A | |||
|
AERR |
电流镜比例误差 |
10% 至 20% 额定电流 |
-12 |
12 |
% |
|
|
20% 至 40% 额定电流 |
-7 |
7 |
||||
|
40% 至 100% 额定电流 |
-4 |
4 |
||||
|
IVREF |
VREF 漏电流 |
VREF = 3.3V |
30 |
nA | ||
| tOFF | PWM 关断时间 | TOFF = 0 | 7 | μs | ||
| TOFF = 1 | 16 | |||||
| TOFF = Hi-Z | 24 | |||||
| TOFF = 330kΩ 至 GND | 32 | |||||
|
tDEG |
电流调节抗尖峰脉冲时间 |
0.5 |
μs | |||
|
tBLK |
电流调节消隐时间 |
1.5 |
μs | |||
| 保护电路 | ||||||
| VUVLO | VM UVLO 锁定 | VM 下降 | 4.1 | 4.25 | 4.35 | V |
| VM 上升 | 4.2 | 4.35 | 4.45 | |||
| VCCUVLO | VCC UVLO 锁定 |
VCC 下降 |
2.7 |
2.8 |
2.9 |
V |
|
VCC 上升 |
2.8 |
2.9 |
3.05 |
|||
| VUVLO,HYS | 欠压迟滞 | 上升至下降阈值 | 100 | mV | ||
| VCPUV | 电荷泵欠压 | VCP 下降 | VVM + 2 | V | ||
| IOCP | 过流保护,DDW 封装 | 双路 H 桥,流经任何 FET 的电流,DDW 封装 |
8 |
A | ||
| 单路 H 桥,流经任何 FET 的电流,DDW 封装 |
16 |
A | ||||
| IOCP | 过流保护,DDV 封装 | 双路 H 桥,流经任何 FET 的电流,DDV 封装 |
16 |
A |
||
| 单路 H 桥,流经任何 FET 的电流,DDV 封装 |
32 |
A |
||||
| tOCP | 过流检测延迟 |
2.1 |
μs | |||
|
tRETRY |
过流重试时间 |
4.1 |
ms |
|||
| TOTSD | 热关断 | 内核温度 TJ | 150 | 165 | 180 | °C |
| THYS_OTSD | 热关断迟滞 | 内核温度 TJ | 20 | °C | ||