ZHCSM98D August   2020  – December 2023 DP83TD510E

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
    1.     引脚功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 时序要求
    7. 5.7 时序图
  7. 6 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1  自动协商（速度选择）
      2. 6.3.2  中继器模式
      3. 6.3.3  介质转换器
      4. 6.3.4  时钟输出
      5. 6.3.5  媒体独立接口 (MII)
      6. 6.3.6  简化媒体独立接口 (RMII)
      7. 6.3.7  RMII 低功耗 5MHz 模式
      8. 6.3.8  RGMII 接口
      9. 6.3.9  串行管理接口
      10. 6.3.10 扩展寄存器空间访问
        1. 6.3.10.1 读取（无后增量）操作
        2. 6.3.10.2 读取（有后增量）操作
        3. 6.3.10.3 写入（无后增量）操作
        4. 6.3.10.4 写入（有后增量）操作
      11. 6.3.11 环回模式
        1. 6.3.11.1 MII 环回
        2. 6.3.11.2 PCS 环回
        3. 6.3.11.3 数字环回
        4. 6.3.11.4 模拟环回
        5. 6.3.11.5 远端（反向）环回
      12. 6.3.12 BIST 配置
      13. 6.3.13 电缆诊断
        1. 6.3.13.1 TDR
        2. 6.3.13.2 快速链路断开功能
    4. 6.4 器件功能模式
      1. 6.4.1 Strap 配置
        1. 6.4.1.1 PHY 地址搭接
    5. 6.5 编程
    6. 6.6 MMD 寄存器地址映射
    7. 6.7 DP83TD510E 寄存器
  8. 7 应用和实施
    1. 7.1 应用信息
    2. 7.2 典型应用
      1. 7.2.1 终端电路
        1. 7.2.1.1 用于本质安全应用的终端电路
        2. 7.2.1.2 用于电源耦合/去耦的元件范围
        3. 7.2.1.3 用于非本质安全应用的终端电路
        4. 7.2.1.4 CMC 规格
      2. 7.2.2 设计要求
        1. 7.2.2.1 时钟要求
          1. 7.2.2.1.1 振荡器
          2. 7.2.2.1.2 晶体
    3. 7.3 电源相关建议
    4. 7.4 布局
      1. 7.4.1 布局指南
        1. 7.4.1.1 信号布线
        2. 7.4.1.2 返回路径
        3. 7.4.1.3 金属浇注
        4. 7.4.1.4 PCB 层堆叠
      2. 7.4.2 布局示例
  9. 8 器件和文档支持
    1. 8.1 器件支持
    2. 8.2 支持资源
    3. 8.3 商标
    4. 8.4 静电放电警告
    5. 8.5 术语表
  10. 9 修订历史记录
  11. 10机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

5.6 时序要求

(1)
参数 测试条件 最小值 标称值 最大值 单位
上电时序（单电源和双电源模式）
T1 电源斜坡延迟偏移：适用于所有电源（DVDD、VDDA、VDDIO） 第一个电源斜坡到最后一个电源斜坡 200 ms
T2 最后一次电源上电到复位完成且 SMI 就绪：用于寄存器访问的前导码前上电稳定时间 60 ms
T4 电源斜坡速率：适用于所有电源（DVDD、VDDA、VDDIO） （20% 至 80%） 0.2 40 ms
上电至搭接锁存：硬件配置引脚转换为输出驱动器 60 ms
电源斜坡前 DVDD、VDDA、VDDIO 上的基座电压 0.3 V
复位时序
T1 复位脉冲宽度：能够复位的最小复位脉冲宽度 10 us
T2 重置为 SMI 就绪：用于寄存器访问的前导码前复位后稳定时间 30 us
重置为搭接锁存：硬件配置引脚转换为输出驱动器 1050 ns
复位为 10Base-T1L 自动协商信令 9000 us
重置为 RMII 主时钟 35 us
MII 10M 时序
T1 TX_CLK 高电平/低电平时间 190 200 210 ns
T2 TX_D[3:0]，TX_ER、TX_EN 设置为 TX_CLK 25 ns
T3 TX_D[3:0]，来自 TX_CLK 的 TX_ER、TX_EN 保持 0 ns
T1 RX_CLK 高电平/低电平时间 160 200 240 ns
T2 RX_D[3:0]，从 RX_CLK 上升的 RX_ER、RX_DV 延迟 100 300 ns
RGMII 输出时序 (10M)
TskewT 数据到时钟输出偏斜（非延迟模式） 5pF 负载 -2 2 ns
TskewT (delay) 数据到时钟输出偏斜（集成延迟模式） 5pF 负载 40 ns
Tcyc 时钟周期时长 -360 400 440 ns
占空比 45 50 55 %
上升/下降时间（20% 至 80%） 3 ns
RGMII 输入时序 (10M)
TskewR TX 数据到时钟输入偏斜（集成延迟模式） -4 4 ns
TsetupR TX 数据到时钟输入设置（非延迟模式） 40 ns
TholdR TX 时钟到数据输入保持（非延迟模式） 40 ns
RMII 主模式时序
T1 RMII 主时钟周期 20 ns
RMII 主时钟占空比 35 65 %
T2 TX_D[1:0]，TX_ER、TX_EN 设置至 RMII 主时钟 25pF 负载 4 ns
T3 TX_D[1:0]，来自 RMII 主时钟的 TX_ER、TX_EN 保持 25pF 负载 2 ns
T4 RX_D[1:0]，来自 RMII 主时钟上升沿的 RX_ER、CRS_DV 延迟 25pF 负载 4 10 14 ns
RMII 从模式时序
T1 输入基准时钟周期 20 ns
基准时钟占空比 35 65 %
T2 TX_D[1:0]、TX_ER、TX_EN 设置，到 XI 时钟上升 4 ns
T3 TX_D[1:0]、TX_ER、TX_EN 保持，从 XI 时钟上升 2 ns
T4 RX_D[1:0]、RX_ER、CRS_DV 延迟，从 XI 时钟上升 4 14 ns
RMII 主模式时序 (5MHz)
频率 5 MHz
占空比 40 60 %
T2 TX_D[3:0]、TX_ER、TX_EN 设置，到主时钟 10 ns
T3 TX_D[3:0]、TX_ER、TX_EN 保持，从主时钟 10 ns
T4 RX_D[3:0]、RX_ER、RX_DV 延迟，从 5MHz 时钟 50 100 150 ns
SMI 时序
T1 MDC 至 MDIO（输出）延迟时间 0 10 ns
T2 MDIO（输入）至 MDC 建立时间 10 ns
T3 MDIO（输入）至 MDC 保持时间 10 ns
T4 MDC 频率 1 1.75 MHz
输出时钟时序（25MHz 时钟输出）
频率 (PPM) -100 100 -
占空比 40 60 %
上升时间 5000 ps
下降时间 5000 ps
抖动（RMS - 长期） 40 ps
频率 25 MHz
RefCLK 到时钟输出延迟 3000 ps
输出时钟 50MHz 时序
频率 (PPM) -50 50 ppm
占空比 35 65 %
上升时间 5000 ps
下降时间 5000 ps
抖动（长期 10,000 周期） 650 ps
25MHz 输入时钟容差
频率容限 -100 +100 ppm
抖动容差 (RMS) 40 ps
上升/下降时间 (10%-90%) 8 ns
抖动容差（累积） 500 ps
占空比 40 60 %
50MHz 输入时钟容差
频率容限 -100 +100 ppm
抖动容差 (RMS) 40 ps
上升/下降时间 (10%-90%) 4 ns
抖动容差（累积） 250 ps
占空比 40 60 %
发送延迟时序
铜 RGMII 到 Cu (10M)：TX_CTRL 置位的上升沿 TX_CLK 到 MDI 上的 SSD 符号 3000 ns
铜 MII 到 Cu (10M)：在 MDI 上设置 TX_EN 至 SSD 符号的上升沿 TX_CLK 750 ns
Tx_RMII TX_EN 置位的从模式 RMII 上升沿 XI 时钟到 MDI 上的 SSD 符号 (10M) 2800 ns
Tx_RMII TX_EN 置位的主模式 RMII 上升沿时钟到 MDI 上的 SSD 符号 (10M) 2800 ns
接收延迟时序
铜 Cu 到 RGMII (10M)：MDI 上的 SSD 符号到 RX_CTRL 置位的 RX_CLK 上升沿 5000 ns
铜 Cu 到 MII (10M)：MDI 上的 SSD 符号到 RX_DV 置位的 RX_CLK 上升沿 5100 ns
Rx_RMII MDI 上的 SSD 符号到 CRS_DV 置位的 XI 时钟从模式 RMII 上升沿 (10M) 5700 ns
Rx_RMII MDI 上的 SSD 符号到 CRS_DV 置位的主时钟主模式 RMII 上升沿 (10M) 5800 ns
(1) 由生产测试、特性或设计确保