ZHCSM98D August   2020  – December 2023 DP83TD510E

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
    1.     引脚功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 时序要求
    7. 5.7 时序图
  7. 6 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1  自动协商（速度选择）
      2. 6.3.2  中继器模式
      3. 6.3.3  介质转换器
      4. 6.3.4  时钟输出
      5. 6.3.5  媒体独立接口 (MII)
      6. 6.3.6  简化媒体独立接口 (RMII)
      7. 6.3.7  RMII 低功耗 5MHz 模式
      8. 6.3.8  RGMII 接口
      9. 6.3.9  串行管理接口
      10. 6.3.10 扩展寄存器空间访问
        1. 6.3.10.1 读取（无后增量）操作
        2. 6.3.10.2 读取（有后增量）操作
        3. 6.3.10.3 写入（无后增量）操作
        4. 6.3.10.4 写入（有后增量）操作
      11. 6.3.11 环回模式
        1. 6.3.11.1 MII 环回
        2. 6.3.11.2 PCS 环回
        3. 6.3.11.3 数字环回
        4. 6.3.11.4 模拟环回
        5. 6.3.11.5 远端（反向）环回
      12. 6.3.12 BIST 配置
      13. 6.3.13 电缆诊断
        1. 6.3.13.1 TDR
        2. 6.3.13.2 快速链路断开功能
    4. 6.4 器件功能模式
      1. 6.4.1 Strap 配置
        1. 6.4.1.1 PHY 地址搭接
    5. 6.5 编程
    6. 6.6 MMD 寄存器地址映射
    7. 6.7 DP83TD510E 寄存器
  8. 7 应用和实施
    1. 7.1 应用信息
    2. 7.2 典型应用
      1. 7.2.1 终端电路
        1. 7.2.1.1 用于本质安全应用的终端电路
        2. 7.2.1.2 用于电源耦合/去耦的元件范围
        3. 7.2.1.3 用于非本质安全应用的终端电路
        4. 7.2.1.4 CMC 规格
      2. 7.2.2 设计要求
        1. 7.2.2.1 时钟要求
          1. 7.2.2.1.1 振荡器
          2. 7.2.2.1.2 晶体
    3. 7.3 电源相关建议
    4. 7.4 布局
      1. 7.4.1 布局指南
        1. 7.4.1.1 信号布线
        2. 7.4.1.2 返回路径
        3. 7.4.1.3 金属浇注
        4. 7.4.1.4 PCB 层堆叠
      2. 7.4.2 布局示例
  9. 8 器件和文档支持
    1. 8.1 器件支持
    2. 8.2 支持资源
    3. 8.3 商标
    4. 8.4 静电放电警告
    5. 8.5 术语表
  10. 9 修订历史记录
  11. 10机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

6.4.1.1 PHY 地址搭接

表 6-8 PHY 地址配置 (strap) 表
引脚名称 搭接名称 引脚数 默认值
GPIO1 Strap9 32 0 PHY_ADD0
模式 0 0
模式 1 1
RX_ERR Strap6 20 0 PHY_ADD1
模式 0 0
模式 1 1
RX_D0 Strap4 16 0 PHY_ADD2
模式 0 0
模式 1 1
RX_D3 Strap1 13 0 PHY_ADD3
模式 0 0
模式 1 1

PHY 地址配置 (strap) 是引脚 13、16、20 和 32 上的 4 位配置 (strap)。应分别读作 [3:2:1:0]。默认 PHY 地址为 0000。
表 6-9 范围选择配置 (Strap)
引脚名称 搭接名称 引脚数 默认值
LED_2 Strap7 28 0 0

此配置 (Strap) 定义了 PHY 在自动协商期间请求的电压电平，反映在 0x20E 的位 12 中。使用强制模式来建立链路期间，该配置 (strap) 控制输出电压并反映在 0x18F6 的位 12 中。

0：2.4V 和 1V p2p
1 1：1V p2p
表 6-10 MAC 模式配置 (Strap) 表
引脚名称 搭接名称 引脚数 默认值 Strap8 Strap 3
RX_D1 Strap3 15 0 0 0 MII（默认值）
0 1 RMII 主模式
LED_0 Strap8 29 0 1 0

RGMII
1 1 RMII 从模式
表 6-11 RMII MAC 模式配置 (Strap) 表
引脚名称 搭接名称 引脚数 默认值
RX_D2 Strap2 14 0 0 引脚 18 配置为 CRS_DV（默认，用于介质转换模式）
1 引脚 18 配置为 RX_DV（用于 RMII 中继器或介质转换模式）
表 6-12 终端选择
引脚名称 搭接名称 引脚数 默认值
GPIO2 Strap10 8 强制 PU/PD 0 具有 50Ω 分接电阻的接收器（推荐）
1 分接电阻小于 40Ω 的接收器
表 6-13 时钟输出/LED_1
引脚名称 搭接名称 引脚数 默认值
RX_DV/CRS_DV Strap5 18 0 0 时钟输出 25M（默认值）
1 LED1