ZHCSM98D August   2020  – December 2023 DP83TD510E

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
    1.     引脚功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 时序要求
    7. 5.7 时序图
  7. 6 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1  自动协商（速度选择）
      2. 6.3.2  中继器模式
      3. 6.3.3  介质转换器
      4. 6.3.4  时钟输出
      5. 6.3.5  媒体独立接口 (MII)
      6. 6.3.6  简化媒体独立接口 (RMII)
      7. 6.3.7  RMII 低功耗 5MHz 模式
      8. 6.3.8  RGMII 接口
      9. 6.3.9  串行管理接口
      10. 6.3.10 扩展寄存器空间访问
        1. 6.3.10.1 读取（无后增量）操作
        2. 6.3.10.2 读取（有后增量）操作
        3. 6.3.10.3 写入（无后增量）操作
        4. 6.3.10.4 写入（有后增量）操作
      11. 6.3.11 环回模式
        1. 6.3.11.1 MII 环回
        2. 6.3.11.2 PCS 环回
        3. 6.3.11.3 数字环回
        4. 6.3.11.4 模拟环回
        5. 6.3.11.5 远端（反向）环回
      12. 6.3.12 BIST 配置
      13. 6.3.13 电缆诊断
        1. 6.3.13.1 TDR
        2. 6.3.13.2 快速链路断开功能
    4. 6.4 器件功能模式
      1. 6.4.1 Strap 配置
        1. 6.4.1.1 PHY 地址搭接
    5. 6.5 编程
    6. 6.6 MMD 寄存器地址映射
    7. 6.7 DP83TD510E 寄存器
  8. 7 应用和实施
    1. 7.1 应用信息
    2. 7.2 典型应用
      1. 7.2.1 终端电路
        1. 7.2.1.1 用于本质安全应用的终端电路
        2. 7.2.1.2 用于电源耦合/去耦的元件范围
        3. 7.2.1.3 用于非本质安全应用的终端电路
        4. 7.2.1.4 CMC 规格
      2. 7.2.2 设计要求
        1. 7.2.2.1 时钟要求
          1. 7.2.2.1.1 振荡器
          2. 7.2.2.1.2 晶体
    3. 7.3 电源相关建议
    4. 7.4 布局
      1. 7.4.1 布局指南
        1. 7.4.1.1 信号布线
        2. 7.4.1.2 返回路径
        3. 7.4.1.3 金属浇注
        4. 7.4.1.4 PCB 层堆叠
      2. 7.4.2 布局示例
  9. 8 器件和文档支持
    1. 8.1 器件支持
    2. 8.2 支持资源
    3. 8.3 商标
    4. 8.4 静电放电警告
    5. 8.5 术语表
  10. 9 修订历史记录
  11. 10机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

引脚功能

引脚类型说明
名称编号
DVDD1A数字电源 1.0V
  • 对于单电源供电：将该引脚与 CEXT（引脚 2）短接
  • 可选（双电源供电）：连接外部 1.0V 电源以实现超低功耗
请参阅“应用”部分中的电源连接图
CEXT2A)用于内部 LDO 的外部电容器
  • 对于单电源供电：连接 0.01μF 电容器并将其与引脚 1 短接
  • 对于双电源供电，请保持未连接状态
请参阅“应用”部分中的电源连接图
VDDA3A提供 3.3V 电压以支持 2.4V p2p 和 1V p2p 模式。

提供 1.8V 电压以仅支持 1V p2p 模式。

提供的电压将反映在自动协商基础页的位 13 中，从而能够支持 2.4V p2p 或 1V p2p。

当选择 3.3V 时，0x20E，位 13 = 1。

当选择 1.8V 时，0x20E，位 13 = 0。

确保适当选择 Strap7“Reach Selection”strap，以请求自动协商页中的输出电压电平。

TX+4ATX+、TX-：差分发送输出 (PMD)：根据为 PHY 选择的配置以及与链路伙伴的自动协商，这些差分输出配置为 2.4V p2p 或 1V p2p 模式。
RX+5ARx+、Rx-：根据为 PHY 选择的配置，这些差分输入会自动配置为接受 2.4V p2p 或 1V p2p 模式。
RX-6A
TX-7ATX+、TX-：差分发送输出 (PMD)：根据为 PHY 选择的配置以及与链路伙伴的自动协商，这些差分输出配置为 2.4V p2p 或 1V p2p 模式。
GPIO28StrapGPIO：该引脚可以通过寄存器配置来配置为多种配置。它具有强制的 PU 或 PD 配置 (strap)。请参阅配置 (Strap) 部分以了解详细信息。
XO9 A晶体输出：基准时钟输出。XO 引脚仅用于晶振。CMOS 电平振荡器与 XI 相连时，该引脚应悬空。
XI/50MHzIn10 A晶体/振荡器输入时钟

MII、RMII 主模式：25MHz ±50ppm 容差晶体或振荡器时钟

RMII 从模式：50MHz ±50ppm 容差 CMOS 级振荡器时钟

MDIO11管理数据 I/O：可由管理站或 PHY 提供的双向管理数据信号。该引脚需要 2.2kΩ - 4.0kΩ 的外部拉电阻。
MDC12管理数据时钟：MDIO 串行管理输入/输出数据的同步时钟。该时钟可以与 MAC 发送和接收时钟异步。最大时钟速率为 1.75MHz。
RX_D313Strap接收数据：对电缆上接收的符号进行解码并呈现到这些引脚上（与 RX_CLK 的上升沿同步）。当 RX_DV 被置为有效时，这些符号包含有效数据。在 MII 模式下会接收半字节 RX_D[3:0]。在 RMII 模式下会接收 2 位 RX_D[1:0]。
RX_D214Strap
RX_D115Strap
RX_D016Strap
VDDIO17 电源I/O 电源：3.3V/2.5V/1.8V。如需了解去耦电容器要求，请参阅“应用”部分中的电源连接图。
RX_DV/CRS_DV18Strap

接收数据有效：该引脚表示 MII 模式的 RX_D[3:0] 上和 RMII 模式的 RX_D[1:0] 上存在有效数据。在 RMII 模式下，该引脚用作 CRS_DV，并整合了 RMII 载波和接收数据有效指示功能。该引脚可配置为 RX_DV 以使用 strap 或寄存器配置来启用 RMII 中继器模式。

RGMII 模式：RGMII 接收控制：RX_CTRL 将接收数据有效信号与接收错误信号组合在一起。RX_DV 在 RX_CLK 的上升沿出现，RX_ER 在 RX_CLK 的下降沿出现。
RX_CLK/50MHz_RMII_M19MII 接收时钟：MII 接收时钟在速度为 10Mbps 时提供 2.5MHz 基准时钟，该时钟源自接收的数据流。

在 RMII 主模式下，这将提供 50MHz 基准时钟。在 RMII 从模式下，该引脚未被使用，仍然为输入/PD。

RGMII 接收时钟：RGMII 接收时钟在速度为 10Mbps 时提供 2.5MHz 基准时钟，该时钟源自接收数据流。
RX_ER20Strap接收错误：该引脚指示在 MII 和 RMII 模式下接收到的数据包中检测到错误符号。在 MII 模式下，RX_ER 与 RX_CLK 的上升沿同步置为高电平。在 RMII 模式下，RX_ER 与基准时钟的上升沿同步置为高电平。对于每个接收错误，包括空闲期间的错误，RX_ERR 均被置为高电平。

在 RGMII 模式下未使用。

PWDN/INT21断电（默认）/中断：该引脚的默认功能是断电。要将该引脚配置为中断，需要访问寄存器。在断电功能中，该引脚上的低电平有效信号会将器件置于断电模式。如果该引脚配置为中断引脚，则会在发生中断条件时将该引脚置位为低电平。该引脚具有带弱内部上拉电阻 (9.5kΩ) 的开漏输出。某些应用可能需要外部 PU 电阻。
TX_CLK22

MII 发送时钟：MII 发送时钟在速度为 10Mbps 时提供 2.5MHz 基准时钟。

在 RMII 模式中未使用。

RGMII 发送时钟：该时钟从 MAC 层提供给 PHY。以 10Mbps 速度运行时，该时钟必须为 2.5MHz。
TX_EN23

发送使能：TX_EN 出现在 TX_CLK 的上升沿。TX_EN 表示在 MII 模式下的 TX_D[3:0] 上和 RMII 模式下的 TX_D[1:0] 上存在有效数据输入。TX_EN 是高电平有效信号。

RGMII 发送控制：TX_CTRL 将发送使能和发送错误信号组合在一起。TX_EN 在 TX_CLK 的上升沿出现，TX_ER 在 TX_CLK 的下降沿出现。
TX_D024发送数据：在 MII 模式下，从 MAC 接收的发送数据半字节与 TX_CLK 的上升沿同步。在 RMII 主模式下，TX_D[0,1] 与器件的 CLKOUT50M 输出同步

在 RMII 从模式下，TX_D[0,1] 与基准时钟的上升沿同步

TX_D125
TX_D226
TX_D327
LED_2/TX_ER28Strap

默认情况下，该引脚用作 LED_2。该引脚也可以配置为 GPIO 或 TX_ER。当链路协商为 10M（短距离）时，LED 亮起。否则，LED 保持熄灭。

LED_029StrapLED：活动指示 LED 除了指示链路状态外，还指示发送和接收活动。当链路正常时，LED 亮起。当发送器或接收器处于活动状态时，LED 将闪烁。通过寄存器配置，该引脚还可用作 GPIO。
CLKOUT/LED_130该引脚默认提供 25MHz 的基准 CLKOUT 为板上的其他模块计时。可以使用 strap 或寄存器配置将该引脚配置为用作 LED_1。当链路协商为 10M（长距离）时，LED 亮起。否则，LED 将保持熄灭。当配置为 CLK_OUT 时，基准时钟不受复位的影响。
RST_N31RST_N：该引脚是低电平有效复位输入。将该引脚置位为低电平至少 25μs，可强制执行复位过程。启动复位会引起对配置 (strap) 引脚的重新扫描，并会将 PHY 的所有内部寄存器复位为默认值。
GPIO132Strap通用输入或输出。
表 4-1 各种状态下的内部 PU/PD
引脚编号

引脚名称

复位状态活动状态（MII 模式）活动状态（RMII 主模式）活动状态（RMII 从模式）活动状态（RGMII 模式）
1

DVDD

AAAAA
2

CEXT

AAAAA)
3

VDDA

AAAAA)
4

TX+

AAAAA)
5

RX+

AAAAA)
6

RX-

AAAAA)
7

TX-

AAAAA)
8

GPIO2

I、PDI、PDI、PDI、PDI、PD
9

XO

A

A

A

A

A)

10

XI/50MHzIn

A

A

A

A

A)

11

MDIO

IOIOIOIOIO
12

MDC

IIIII
13

RX_D3

I、PDO、高阻态I、PDI、PDO、高阻态
14

RX_D2

I、PD

O、高阻态

I、PDI、PD

O、高阻态

15

RX_D1

I、PDO、高阻态O、高阻态O、高阻态O、高阻态
16

RX_D0

I、PDO、高阻态O、高阻态O、高阻态O、高阻态
17

VDDIO

AAAAA)
18

RX_DV/CRS_DV

I、PDO、高阻态O、高阻态O、高阻态O、高阻态
19

RX_CLK/50MHz)RMII_M

I、PDO、高阻态O、高阻态O、高阻态O、高阻态
20

RX_ER

I、PDO、高阻态O、高阻态O、高阻态I、PD
21

PWDN/INT

I、PU-9.5KΩ/漏极开路I、PU-9.5KΩ/漏极开路I、PU-9.5KΩ/漏极开路I、PU-9.5KΩ/漏极开路I、PU-9.5KΩ/漏极开路
22

TX_CLK

I、PDO、高阻态I、PDI、PDI、PD
23

TX_EN

I、PDI、PDI、PDI、PDI、PD
24

TX_D0

I、PDI、PDI、PDI、PDI、PD
25

TX_D1

I、PDI、PDI、PDI、PDI、PD
26

TX_D2

I、PDI、PDI、PDI、PDI、PD
27

TX_D3

I、PDI、PDI、PDI、PDI、PD
28

LED_2/TX_ER

I、PDO、高阻态O、高阻态O、高阻态O、高阻态
29

LED_0

I、PDO、高阻态O、高阻态O、高阻态O、高阻态
30

CLKOUT/LED_1

I、PD（仅在 POR 时）O、高阻态O、高阻态O、高阻态O、高阻态
31

RST_N

I、PUI、PUI、PUI、PUI、PU
32

GPIO1

I、PDO、高阻态O、高阻态O、高阻态O、高阻态
下面的定义规定了每个引脚的 I/O 单元的功能性。(a) 类型：I - 输入 (b) 类型：O - 输出 (c) 类型：I/O - 输入/输出 (d) 类型 OD - 漏极开路 (e) 类型：PD、PU - 内部下拉/上拉 (g) 类型 HI-Z：悬空 (h) 类型：A - 模拟