ZHCSM98D August   2020  – December 2023 DP83TD510E

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
    1.     引脚功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 时序要求
    7. 5.7 时序图
  7. 6 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1  自动协商（速度选择）
      2. 6.3.2  中继器模式
      3. 6.3.3  介质转换器
      4. 6.3.4  时钟输出
      5. 6.3.5  媒体独立接口 (MII)
      6. 6.3.6  简化媒体独立接口 (RMII)
      7. 6.3.7  RMII 低功耗 5MHz 模式
      8. 6.3.8  RGMII 接口
      9. 6.3.9  串行管理接口
      10. 6.3.10 扩展寄存器空间访问
        1. 6.3.10.1 读取（无后增量）操作
        2. 6.3.10.2 读取（有后增量）操作
        3. 6.3.10.3 写入（无后增量）操作
        4. 6.3.10.4 写入（有后增量）操作
      11. 6.3.11 环回模式
        1. 6.3.11.1 MII 环回
        2. 6.3.11.2 PCS 环回
        3. 6.3.11.3 数字环回
        4. 6.3.11.4 模拟环回
        5. 6.3.11.5 远端（反向）环回
      12. 6.3.12 BIST 配置
      13. 6.3.13 电缆诊断
        1. 6.3.13.1 TDR
        2. 6.3.13.2 快速链路断开功能
    4. 6.4 器件功能模式
      1. 6.4.1 Strap 配置
        1. 6.4.1.1 PHY 地址搭接
    5. 6.5 编程
    6. 6.6 MMD 寄存器地址映射
    7. 6.7 DP83TD510E 寄存器
  8. 7 应用和实施
    1. 7.1 应用信息
    2. 7.2 典型应用
      1. 7.2.1 终端电路
        1. 7.2.1.1 用于本质安全应用的终端电路
        2. 7.2.1.2 用于电源耦合/去耦的元件范围
        3. 7.2.1.3 用于非本质安全应用的终端电路
        4. 7.2.1.4 CMC 规格
      2. 7.2.2 设计要求
        1. 7.2.2.1 时钟要求
          1. 7.2.2.1.1 振荡器
          2. 7.2.2.1.2 晶体
    3. 7.3 电源相关建议
    4. 7.4 布局
      1. 7.4.1 布局指南
        1. 7.4.1.1 信号布线
        2. 7.4.1.2 返回路径
        3. 7.4.1.3 金属浇注
        4. 7.4.1.4 PCB 层堆叠
      2. 7.4.2 布局示例
  9. 8 器件和文档支持
    1. 8.1 器件支持
    2. 8.2 支持资源
    3. 8.3 商标
    4. 8.4 静电放电警告
    5. 8.5 术语表
  10. 9 修订历史记录
  11. 10机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

6.3.6 简化媒体独立接口 (RMII)

DP83TD510E 采用了 RMII 规范 v1.2 中指定的简化媒体独立接口 (RMII)。该接口旨在为第 22 条中指定的 IEEE 802.3 MII 提供一种引脚数更少的替代方案。从架构上讲，RMII 规范在 MII 的任一侧提供了一个额外的调节层，但在没有 MII 的情况下可实现。DP83TD510E 提供两种类型的 RMII 工作模式：RMII 从模式和 RMII 主模式。在 RMII 主工作模式下，DP83TD510E 由连接到 XI 引脚的 25MHz CMOS 级振荡器或连接在 XI 和 XO 引脚上的 25MHz 晶体供电。从 DP83TD510E 引用的 50MHz 输出时钟可连接到 MAC。在 RMII 从工作模式下，DP83TD510E 由连接到 XI 引脚的 50MHz CMOS 级振荡器供电，并且与 MAC 共用同一个时钟。或者，在 RMII 从工作模式下，PHY 可以通过主机 MAC 提供的 50MHz 时钟运行。

RMII 规范具有以下特性：

  • 单一时钟基准，从 PHY 到 MAC，或从外部源同时馈送至 MAC 和 PHY
  • 独立的 2 位宽发送和接收数据路径
  • 使用与 MII 接口相同的 CMOS 信号电平

在此模式下，针对发送和接收路径使用内部 50MHz 参考时钟，每个时钟周期的数据传输为 2 位。

表 6-2 中汇总了 RMII 信号。

表 6-2 RMII 信号
功能 引脚
接收数据线 TX_D[1:0]
发送数据线 RX_D[1:0]
接收控制信号 TX_EN
发送控制信号 CRS_DV
GUID-FA3F94CF-4F81-460C-BE34-C9F4E230C03C-low.gif图 6-5 RMII 从信令
GUID-22C57207-EAA1-4C1B-8BC8-AE9ACABCED68-low.gif图 6-6 RMII 主信令

TX_D[1:0] 上的数据以 XI 引脚上的时钟边沿为基准锁存在 PHY 上。在 RMII 从模式下，RX_D[1:0] 上的数据以 XI 引脚上的相同时钟边沿为基准锁存在 MAC 上。对于 RMII 主模式，数据被锁存于 PHY 的 CLKOUT50M 输出。

此外，CRX_DV 可被配置为 RX_DV 信号。它可以通过一种更简单的方法恢复接收数据，而无需将 RX_DV 与 CRS_DV 指示分开。