ZHCSM98D August   2020  – December 2023 DP83TD510E

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
    1.     引脚功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 时序要求
    7. 5.7 时序图
  7. 6 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1  自动协商（速度选择）
      2. 6.3.2  中继器模式
      3. 6.3.3  介质转换器
      4. 6.3.4  时钟输出
      5. 6.3.5  媒体独立接口 (MII)
      6. 6.3.6  简化媒体独立接口 (RMII)
      7. 6.3.7  RMII 低功耗 5MHz 模式
      8. 6.3.8  RGMII 接口
      9. 6.3.9  串行管理接口
      10. 6.3.10 扩展寄存器空间访问
        1. 6.3.10.1 读取（无后增量）操作
        2. 6.3.10.2 读取（有后增量）操作
        3. 6.3.10.3 写入（无后增量）操作
        4. 6.3.10.4 写入（有后增量）操作
      11. 6.3.11 环回模式
        1. 6.3.11.1 MII 环回
        2. 6.3.11.2 PCS 环回
        3. 6.3.11.3 数字环回
        4. 6.3.11.4 模拟环回
        5. 6.3.11.5 远端（反向）环回
      12. 6.3.12 BIST 配置
      13. 6.3.13 电缆诊断
        1. 6.3.13.1 TDR
        2. 6.3.13.2 快速链路断开功能
    4. 6.4 器件功能模式
      1. 6.4.1 Strap 配置
        1. 6.4.1.1 PHY 地址搭接
    5. 6.5 编程
    6. 6.6 MMD 寄存器地址映射
    7. 6.7 DP83TD510E 寄存器
  8. 7 应用和实施
    1. 7.1 应用信息
    2. 7.2 典型应用
      1. 7.2.1 终端电路
        1. 7.2.1.1 用于本质安全应用的终端电路
        2. 7.2.1.2 用于电源耦合/去耦的元件范围
        3. 7.2.1.3 用于非本质安全应用的终端电路
        4. 7.2.1.4 CMC 规格
      2. 7.2.2 设计要求
        1. 7.2.2.1 时钟要求
          1. 7.2.2.1.1 振荡器
          2. 7.2.2.1.2 晶体
    3. 7.3 电源相关建议
    4. 7.4 布局
      1. 7.4.1 布局指南
        1. 7.4.1.1 信号布线
        2. 7.4.1.2 返回路径
        3. 7.4.1.3 金属浇注
        4. 7.4.1.4 PCB 层堆叠
      2. 7.4.2 布局示例
  9. 8 器件和文档支持
    1. 8.1 器件支持
    2. 8.2 支持资源
    3. 8.3 商标
    4. 8.4 静电放电警告
    5. 8.5 术语表
  10. 9 修订历史记录
  11. 10机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

6.4.1 Strap 配置

DP83TD510E 使用很多功能引脚作为配置 (strap) 选项，以便将器件置于特定的运行模式。上电或硬复位时会对这些引脚的值进行采样。在软件复位期间，内部将根据上电或硬复位时采样的值重新加载配置 (strap) 选项。配置 (strap) 选项引脚分配定义如下。可通过配置 (strap) 引脚或管理寄存器接口来完成器件配置。可以使用具有推荐阻值的一个上拉电阻或下拉电阻来设置配置 (strap) 引脚输入与电源的电压比以选择一种可选模式。MAC 接口引脚必须支持 3.3V、2.5V 和 1.8V 的 I/O 电压。由于在这些引脚上实现了配置 (strap) 输入，因此这些配置 (strap) 还必须支持在 3.3V、2.5V 和 1.8V 电源下运行，具体取决于为 I/O 选择的电压。所有配置 (strap) 引脚都有两级。

PHY 提供内部 PU 或 PD 电阻以用于默认 strap 配置，无需外部电阻。仅当需要更改默认配置时，才需要 strap 的外部电阻。

GUID-C6CEBA76-B077-461C-83AB-6E8D3B47A14F-low.gif图 6-10 配置 (Strap) 电路
表 6-7 2 级 Strap 配置电阻比
模式理想电阻
Rhi (kΩ)Rlo (kΩ)
0断开2.49
12.49断开