6.12.5.17.1.5 HS400 模式

表 6-91、图 6-75、表 6-92 和图 6-76 展示了 MMC0 的时序要求和开关特性 – HS400 模式。

表 6-91 MMC0 时序要求 – HS400 模式请参阅图 6-75

编号			最小值	最大值	单位
HS4000	t_DSMPW	脉冲宽度，MMC0_DS	1.95		ns
HS4001	t_{RQ_DAT}	输入偏斜，MMC0_DS 到 MMC0_DAT 有效		475	ps
HS4002	t_{RQH_DAT}	输入偏斜保持，MMC0_DAT 无效到 MMC0_DS		475	ps
HS4003	t_{RQ_CMD}	输入偏斜，MMC0_DS 到 MMC0_CMD 有效		不适用⁽¹⁾	ps
HS4004	t_{RQH_CMD}	输入偏斜保持，MMC0_CMD 无效到 MMC0_DS		不适用⁽¹⁾	ps

(1) 此参数仅在使用增强型选通模式时适用，而此器件不支持该模式。如果未使用增强型选通模式，CMD 输入会通过内部延迟版本的 CLK 进行捕获，该延迟由一种调优算法选择，以优化 CMD 输入时序。因此，无法为 CMD 定义特定的时序要求。

图 6-75 MMC0 – HS400 – 接收模式

表 6-92 MMC0 开关特性 - HS400 模式请参阅图 6-76

编号	参数	说明	最小值	最大值	单位
	f_op(clk)	工作频率，MMC0_CLK		200	MHz
HS4005	t_c(clkH)	周期时间，MMC0_CLK	5.0		ns
HS4006	t_w(clkH)	脉冲持续时间，MMC0_CLK 高电平	2.30		ns
HS4007	t_w(clkL)	脉冲持续时间，MMC0_CLK 低电平	2.30		ns
HS4008	t_{osu(cmdV-clkH)}	输出建立时间，从 MMC0_CMD 有效至 MMC0_CLK 上升沿⁽¹⁾	2.86		ns
HS4009	t_osu(dV-clk)	输出建立时间，从 MMC0_DAT[7:0] 有效至 MMC0_CLK 上升或下降沿⁽¹⁾	0.700		ns
HS40010	t_{oh(clkH-cmdIV)}	输出保持时间，从 MMC0_CLK 上升沿至 MMC0_CMD 无效⁽²⁾	1.16		ns
HS40011	t_oh(clk-dIV)	输出保持时间，从 MMC0_CLK 上升或下降沿至 MMC0_DAT[7:0] 无效⁽²⁾	0.760		ns

(1) 此参数定义了提供给所连接器件的输出建立时间。该时间相对于下一个捕获时钟边沿，并且已经包含 MMC0 时序条件 表中定义的最大传播延迟不匹配值。此参数的时序基准是从 DAT 或 CMD 信号转换的 1/2 Vs 到 CLK 信号转换的 1/2 Vs。eMMC 标准定义了建立时序基准是从 DAT 或 CMD 信号转换的 VIL 或 VIH 到 CLK 信号转换的 1/2 Vs。因此，系统设计人员在设计 PCB 时必须考虑 DAT 信号压摆率的影响，并确保 DAT 信号从 1/2 Vs 转换到 VIL 或 VIH 所需的时间不会减小建立时间裕度。

(2) 此参数定义了提供给所连接器件的输出保持时间。该时间相对于上一个启动时钟边沿，并且已经包含 MMC0 时序条件 表中定义的最大传播延迟不匹配值。此参数的时序基准是从 CLK 信号转换的 1/2 Vs 到 DAT 或 CMD 信号转换的 1/2 Vs。eMMC 标准定义了保持时序基准是从 CLK 信号转换的 1/2 Vs 到 DAT 或 CMD 信号转换的 VIL 或 VIH。因此，系统设计人员在设计 PCB 时必须考虑 DAT 信号压摆率的影响，并确保 DAT 信号从 VIL 或 VIH 转换到 1/2 Vs 所需的时间不会减小保持时间裕度。

AM62P AM62P-Q1 eMMC 接口 – HS400 模式 – 发送器模式

图 6-76 eMMC 接口 – HS400 模式 – 发送器模式