ZHCSQZ8B May 2022 – November 2025 ADS1285
PRODUCTION DATA
| 最小值 | 标称值 | 最大值 | 单位 | |||
|---|---|---|---|---|---|---|
| 时钟 | ||||||
| tc(CLK) | CLK 周期 | 高功耗模式 | 120.5 | 122.07 | 166 | ns |
| 中等功耗模式 | 120.5 | 122.07 | 166 | |||
| 低功耗模式 | 241 | 244.14 | 332 | |||
| tw(CLKH) | 脉冲持续时间,CLK 高电平 | 高功耗模式 | 55 | ns | ||
| 中等功耗模式 | 55 | |||||
| 低功耗模式 | 110 | |||||
| tw(CLKL) | 脉冲持续时间,CLK 低电平 | 高功耗模式 | 55 | ns | ||
| 中等功耗模式 | 55 | |||||
| 低功耗模式 | 110 | |||||
| 串行接口 | ||||||
| tw(CSH) | 脉冲持续时间,CS 为高电平 | 20 | ns | |||
| td(CSSC) | 延迟时间,CS 下降沿后的第一个 SCLK 上升沿 | 20 | ns | |||
| tc(SCLK) | SCLK 周期 | 120 | ns | |||
| tw(SCH) | 脉冲持续时间,SCLK 高电平 | 50 | ns | |||
| tw(SCL) | 脉冲持续时间,SCLK 低电平 | 50 | ns | |||
| tsu(DI) | 建立时间,DIN 有效到 SCLK 下降沿 | 10 | ns | |||
| th(DI) | 保持时间,SCLK 下降沿到 DIN 有效 | 10 | ns | |||
| tsu(SRC-W) | 建立时间,SRC[1:0] 寄存器写入到 DRDY 下降沿 | 256 | 1/f(CLK) | |||
| SYNC | ||||||
| tw(SYNL) | 脉冲持续时间,SYNC 低电平 | 2 | 1/f(CLK) | |||
| tw(SYNH) | 脉冲持续时间,SYNC 高电平 | 2 | 1/f(CLK) | |||
| tsu(SYNCLK) | 建立时间,SYNC 为高电平到 CLK 上升沿 | 10 | ns | |||
| th(SYNCLK) | 保持时间,CLK 上升沿到 SYNC 为高电平 | 10 | ns | |||
| RESET | ||||||
| tw(RSTL) | 脉冲持续时间,RESET 低电平 | 2 | 1/f(CLK) | |||
| tsu(RSTCLK) | 建立时间,RESET 为高电平到 CLK 上升沿 | 10 | ns | |||
| th(RSTCLK) | 保持时间,CLK 上升沿到 RESET 为高电平 | 10 | ns | |||