ZHCSQT2B March   2024  – November 2024 ADS127L14 , ADS127L18

PRODMIX  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 时序要求
    7. 5.7 开关特性
    8. 5.8 时序图
    9. 5.9 典型特性
  7. 6 参数测量信息
    1. 6.1  失调电压误差测量
    2. 6.2  温漂测量
    3. 6.3  增益误差测量
    4. 6.4  增益漂移测量
    5. 6.5  NMRR 测量
    6. 6.6  CMRR 测量
    7. 6.7  PSRR 测量
    8. 6.8  SNR 测量
    9. 6.9  INL 误差测量
    10. 6.10 THD 测量
    11. 6.11 IMD 测量
    12. 6.12 SFDR 测量
    13. 6.13 噪声性能
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 模拟输入（AINP、AINN）
        1. 7.3.1.1 输入范围
      2. 7.3.2 基准电压（REFP、REFN）
        1. 7.3.2.1 基准电压范围
      3. 7.3.3 时钟运行
        1. 7.3.3.1 时钟分频器
        2. 7.3.3.2 内部振荡器
        3. 7.3.3.3 外部时钟
      4. 7.3.4 上电复位 (POR)
      5. 7.3.5 VCM 输出电压
      6. 7.3.6 GPIO
      7. 7.3.7 调制器
      8. 7.3.8 数字滤波器
        1. 7.3.8.1 宽带滤波器
        2. 7.3.8.2 低延迟滤波器 (Sinc)
          1. 7.3.8.2.1 Sinc4 滤波器
          2. 7.3.8.2.2 Sinc4 + Sinc1 级联滤波器
          3. 7.3.8.2.3 Sinc3 滤波器
          4. 7.3.8.2.4 Sinc3 + Sinc1 滤波器
    4. 7.4 器件功能模式
      1. 7.4.1  复位
        1. 7.4.1.1 RESET 引脚
        2. 7.4.1.2 通过 SPI 寄存器进行复位
        3. 7.4.1.3 通过 SPI 输入模式进行复位
      2. 7.4.2  空闲和待机模式
      3. 7.4.3  断电
      4. 7.4.4  速度模式
      5. 7.4.5  同步
        1. 7.4.5.1 同步控制模式
        2. 7.4.5.2 启动/停止控制模式
      6. 7.4.6  转换开始延迟时间
      7. 7.4.7  校准
        1. 7.4.7.1 偏移校准寄存器
        2. 7.4.7.2 增益校准寄存器
        3. 7.4.7.3 校准过程
      8. 7.4.8  数据平均
      9. 7.4.9  诊断
        1. 7.4.9.1 ERROR 引脚和 ERR_FLAG 位
        2. 7.4.9.2 SPI CRC
        3. 7.4.9.3 寄存器映射 CRC
        4. 7.4.9.4 ADC 误差
        5. 7.4.9.5 SPI 地址范围
        6. 7.4.9.6 SCLK 计数器
        7. 7.4.9.7 时钟计数器
        8. 7.4.9.8 帧同步 CRC
        9. 7.4.9.9 自检
      10. 7.4.10 帧同步数据端口
        1. 7.4.10.1  数据包
        2. 7.4.10.2  数据格式
        3. 7.4.10.3  STATUS_DP 标头字节
        4. 7.4.10.4  FSYNC 引脚
        5. 7.4.10.5  DCLK 引脚
        6. 7.4.10.6  DOUTx 引脚
        7. 7.4.10.7  DINx 引脚
        8. 7.4.10.8  时分多路复用
        9. 7.4.10.9  菊花链
        10. 7.4.10.10 DOUTx 时序
    5. 7.5 编程
      1. 7.5.1 硬件编程
      2. 7.5.2 SPI 编程
        1. 7.5.2.1 片选 (CS)
        2. 7.5.2.2 串行时钟 (SCLK)
        3. 7.5.2.3 串行数据输入 (SDI)
        4. 7.5.2.4 串行数据输出 (SDO)
      3. 7.5.3 SPI 帧
      4. 7.5.4 命令
        1. 7.5.4.1 写入寄存器命令
        2. 7.5.4.2 读取寄存器命令
      5. 7.5.5 SPI 菊花链
  9. 8 寄存器映射
  10. 9 应用和实施
    1. 9.1 应用信息
      1. 9.1.1 输入驱动器
      2. 9.1.2 抗混叠滤波器
      3. 9.1.3 基准电压
    2. 9.2 典型应用
      1. 9.2.1 设计要求
      2. 9.2.2 详细设计过程
      3. 9.2.3 应用曲线
    3. 9.3 电源相关建议
      1. 9.3.1 AVDD1 和 AVSS
      2. 9.3.2 AVDD2
      3. 9.3.3 IOVDD
      4. 9.3.4 CAPA 和 CAPD
    4. 9.4 布局
      1. 9.4.1 布局指南
      2. 9.4.2 布局示例
  11. 10器件和文档支持
    1. 10.1 文档支持
      1. 10.1.1 相关文档
    2. 10.2 接收文档更新通知
    3. 10.3 支持资源
    4. 10.4 商标
    5. 10.5 静电放电警告
    6. 10.6 术语表
  12. 11修订历史记录
  13. 12机械、封装和可订购信息
    1. 12.1 机械数据

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息
7.3.8.2.2 Sinc4 + Sinc1 级联滤波器

sinc4 + sinc1 滤波器是 sinc4 滤波器与 sinc1 滤波器的级联。sinc4 级的固定 OSR (OSR = 32) 乘以 sinc1 级的 OSR 决定了 ADC 输出数据速率。sinc4 + sinc1 滤波器模式比单级 sinc4 滤波器具有更短的延迟时间。表 7-5 总结了 sinc4 + sinc1 滤波器特性。

表 7-5 Sinc4 + Sinc1 级联滤波器特性
模式 fCLK
(MHz)		 OSR
(A × B)(2)		 数据速率
(kSPS)		 –3dB 频率
(kHz)		 延迟时间
(µs)(1)
最大速度 32.768 64
(32 × 2)		 256 87.49 10.9
高速 25.6 200 68.35 13.9
中速 12.8 100 34.18 27.9
低速 3.2 25 8.544 111
最大速度 32.768 128
(32 × 4)		 128 52.44 14.8
高速 25.6 100 40.97 19.0
中速 12.8 50 20.49 37.9
低速 3.2 12.5 5.121 152
最大速度 32.768 320
(32 × 10)		 51.2 22.36 26.5
高速 25.6 40 17.47 34.0
中速 12.8 20 8.735 67.9
低速 3.2 5 2.184 272
最大速度 32.768 640
(32 × 20)		 25.6 11.28 46.0
高速 25.6 20 8.814 58.9
中速 12.8 10 4.407 118
低速 3.2 2.5 1.102 471
最大速度 32.768 1280
(32 × 40)		 12.8 5.658 85.1
高速 25.6 10 4.420 109
中速 12.8 5 2.210 218
低速 3.2 1.25 0.552 871
最大速度 32.768 3200
(32 × 100)		 5.12 2.266 202
高速 25.6 4 1.770 259
中速 12.8 2 0.885 517
低速 3.2 0.5 0.221 2068
最大速度 32.768 6400
(32 × 200)		 2.56 1.133 398
高速 25.6 2 0.885 509
中速 12.8 1 0.443 1018
低速 3.2 0.25 0.111 4075
最大速度 32.768 12800
(32 × 400)		 1.28 0.566 788
高速 25.6 1 0.442 1008
中速 12.8 0.5 0.221 2017
低速 3.2 0.125 0.055 8069
最大速度 32.768 32000
(32 × 1000)		 0.512 0.226 1960
高速 25.6 0.4 0.177 2508
中速 12.8 0.2 0.089 5018
低速 3.2 0.05 0.022 20070
(1) 当启用模拟输入缓冲器后，延迟时间增加 8/fCLK (µs)。
(2) A = 第一级 OSR，B = 第二级 OSR。

图 7-20 展示了 sinc4 + sinc1 滤波器对于三个 OSR 值的频率响应。组合的频率响应是 sinc4 和 sinc1 滤波器的重叠响应。对于较低的 OSR 值，响应曲线取决于 sinc4 滤波器的滚降。频率响应中的零位在 n·fDATA 时发生，n = 1、2、3 等。在零频率时，滤波器具有零增益。

ADS127L14 ADS127L18 Sinc4 + Sinc1 频率响应图 7-20 Sinc4 + Sinc1 频率响应