ZHCADJ9A December   2023  – January 2024 AMC1303M2520 , AMC1305L25 , AMC1306M25

 

  1.   1
  2.   摘要
  3.   商标
  4. 1引言
  5. 2数字接口时序规格的设计挑战
  6. 3具有时钟边沿延迟补偿的设计方法
    1. 3.1 具有软件可配置相位延迟的时钟信号补偿
    2. 3.2 具有硬件可配置相位延迟的时钟信号补偿
    3. 3.3 通过时钟返回进行时钟信号补偿
    4. 3.4 通过 MCU 的时钟反相来实现时钟信号补偿
  7. 4测试和验证
    1. 4.1 测试设备和软件
    2. 4.2 具有软件可配置相位延迟的时钟信号补偿测试
      1. 4.2.1 测试设置
      2. 4.2.2 测试测量结果
    3. 4.3 通过 MCU 上的时钟反相进行时钟信号补偿的测试
      1. 4.3.1 测试设置
      2. 4.3.2 测试测量结果
        1. 4.3.2.1 测试结果 – GPIO123 时钟输入无时钟反相
        2. 4.3.2.2 测试结果 – GPIO123 时钟输入的时钟反相
    4. 4.4 通过计算工具进行数字接口时序验证
      1. 4.4.1 不使用补偿方法的数字接口
      2. 4.4.2 常用方法 - 降低时钟频率
      3. 4.4.3 具有软件可配置相位延迟的时钟边沿补偿
  8. 5结语
  9. 6参考资料
  10. 7Revision History

测试测量结果

TMS320F28379D 正在运行一个内部 TI SDFM 软件工程,其中为 SDFM 模式配置了两个 GPIO:GPIO122 和 GPIO123。SDFM 数据滤波器配置为 Sinc3,过采样率为 64 (OSR64)。为进行测试,由 ePWM4 模块生成占空比为 50% 的 20MHz 时钟信号并将其馈入 AMC1306EVM 的 CLKIN 引脚。ePWM5 模块配置为输出具有 50% 占空比和 30ns 相移的锁相 20MHz 时钟信号。此信号馈送到 SD1_C1 (GPIO123)。请注意,AMC1306EVM DOUT 数据位流仅在上升时钟沿变化,因此每个时钟周期变化一次,如 AMC1306 数据表的第 7.11 节“开关特性”所述。

图 4-3 显示了示波器测量和接口图。馈入 AMC1306EVM CLKIN 引脚的时钟信号由通道 3 上的绿色波形表示。AMC1306EVM 输出的数据信号是通道 2 上的红色 SD1_D1 (GPIO122) 信号。馈送到 SD1_C1 (GPIO123) 的相移时钟信号是通道 1 上测量的蓝色波形。当 SDFM 模块在相移时钟信号 SD1_C1 (GPIO123) 的上升沿对数据信号进行采样时,产生的建立时间约为 18ns,产生的保持时间约为 24ns。这满足了 SDFM 限定 GPIO(3 样本)模式 0 最短 10ns 的 TMS320F28379D 建立时间和保持时间要求。此外,此设计还提供了合适的裕度,为系统传播延迟变化(正或负)留出容差。

GUID-20231128-SS0I-RT4P-VSZN-KBBTZQ88HRDF-low.svg图 4-3 使用具有软件可配置相位延迟的时钟信号补偿的 AMC1306EVM 和 TMS320F28379D 数字接口时序测量结果

图 4-4 显示了与使用 Sitara AM243x LaunchPad 执行的测试相同的测量结果。总之,为了满足 MCU 建立时间和保持时间要求,允许使用具有软件可配置相位延迟的附加时钟信号来进行时钟信号补偿。此方法具有很大的自由度,因为不仅可以配置相移值,而且由于只需要一个额外的 GPIO 引脚来实施相移时钟信号,因此该方法也适用于各种 MCU。

GUID-20231128-SS0I-VPJ3-8PPQ-F5MMSCGHS1S2-low.svg图 4-4 使用具有软件可配置相位延迟的时钟信号补偿的 AMC1306EVM 和 AM243x 数字接口时序测量结果