ZHCADJ9A December   2023  – January 2024 AMC1303M2520 , AMC1305L25 , AMC1306M25

 

  1.   1
  2.   摘要
  3.   商标
  4. 1引言
  5. 2数字接口时序规格的设计挑战
  6. 3具有时钟边沿延迟补偿的设计方法
    1. 3.1 具有软件可配置相位延迟的时钟信号补偿
    2. 3.2 具有硬件可配置相位延迟的时钟信号补偿
    3. 3.3 通过时钟返回进行时钟信号补偿
    4. 3.4 通过 MCU 的时钟反相来实现时钟信号补偿
  7. 4测试和验证
    1. 4.1 测试设备和软件
    2. 4.2 具有软件可配置相位延迟的时钟信号补偿测试
      1. 4.2.1 测试设置
      2. 4.2.2 测试测量结果
    3. 4.3 通过 MCU 上的时钟反相进行时钟信号补偿的测试
      1. 4.3.1 测试设置
      2. 4.3.2 测试测量结果
        1. 4.3.2.1 测试结果 – GPIO123 时钟输入无时钟反相
        2. 4.3.2.2 测试结果 – GPIO123 时钟输入的时钟反相
    4. 4.4 通过计算工具进行数字接口时序验证
      1. 4.4.1 不使用补偿方法的数字接口
      2. 4.4.2 常用方法 - 降低时钟频率
      3. 4.4.3 具有软件可配置相位延迟的时钟边沿补偿
  8. 5结语
  9. 6参考资料
  10. 7Revision History

3.1 具有软件可配置相位延迟的时钟信号补偿

图 3-1 显示了第一种补偿方法，其中使用了具有软件可配置相位延迟的附加锁相时钟信号。对于此补偿方法，相移时钟信号 CLKOUT_delay 用作 Σ-Δ 滤波器模块 (SDFM) SD0_CLK 的时钟输入。对于其他类型的 Δ-Σ 调制器和 MCU（例如 C2000 MCU），补偿方法适用同样的原理。

GUID-20231128-SS0I-KMJG-9MVJ-QNRQJ6PFV5VP-low.svg图 3-1 具有软件可配置时钟相位延迟的 AMC1306M25 至 AM243x MCU 接口

第二个相移时钟信号的实施提供了最高的自由度和用户可配置性。这意味着，各种隔离式调制器的各种最短保持时间 th(MIN) 值可通过在软件中简单地更改相移值来进行补偿。SD0_CLK 输入端的时钟信号上升沿发生相移，使得时钟信号符合 SDFM 的数据采样点，如图 3-2 所示。在 Σ-Δ 模式下的 AM243x PRU_ICSSG PRU 时序要求中，最短建立时间为 10ns，tsu (SD_D-SD_CLK) (MIN) = 10ns；最短保持时间为 5ns，th(SD_CLK-SD_D) (MIN) = 5ns。因为 AMC1306M25 最短保持时间 th(MIN) 为 3.5ns，但可能需要 5ns，因此需要进行补偿，以便根据 SDx_CLK 信号的上升时钟沿在数据输入 SDx_D 处保持正确的采集。采用这种补偿方法后，满足 AM243x PRU_ICSSG PRU 的 Σ-Δ 模式的 10ns 最短建立时间和 5ns 保持时间要求，请参阅图 3-2。

GUID-20231128-SS0I-GXTM-VTFF-SHC4KFGVCCLF-low.svg图 3-2 在 SD0_CLK (GPIO1_1) 使用 30ns 相移时钟信号输入时的 AM243x SDFM 时序